CN104409505A 嵌入式锗硅器件及其制作方法 （上海华力微电子有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN104409505A

(43)申请公布日2015.03.11

(21)申请号201410697459.1

(22)申请日2014.11.26

(71)申请人上海华力微电子有限公司

地址201203上海市浦东新区张江开发区高

斯路568号

(72)发明人鲍宇周军朱亚丹

(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237

代理人王宏婧

(51)Int.CI.

HO1L29/78(2006.01)

HO1L21/336(2006.01)

权利要求书1页说明书5页附图2页

(54)发明名称

嵌入式锗硅器件及其制作方法

在一半导体衬底王依次形成栅被介电层、栅极以及围绕在

在一半导体衬底王依次形成栅被介电层、栅极以及围绕在橱极和栅极介电层的两侧的第一侧场

以所迷栅极和第一衡墙为掩膜，刻恒所迷率导体衬底的源满医以形成第一口橙

在第一四楷中填充第一储睦，所述第一鳍硅的上表面不低于所述半导体衬底上表面

在所述第一储难上形成图烧所迷第一周場的第二侧墙

在所迷第二凹槽中嬉充第二错硅

所述第一锗硅和第二锗硅的错浓度不间

S

CN104409505A本发明提供一种嵌入式锗硅器件及其制作方法，先利用第一侧墙形成第一凹槽以及填充的第一锗硅，再利用第二侧墙保留部分第一锗硅并形成第二凹槽，进而在第二凹槽中填充第二锗硅，以在器件源/漏区形成的横向表面形状和锗浓度可调的嵌入式锗硅，从而使得器件具有更大的沟道区有效应力。进一步在第一凹槽形成之后、第二凹槽形成之后，对半导体衬底热处理或者氧化处理来优化凹槽的形状，使得后续外延生长的锗硅的填充性能更佳。本发明的嵌入式锗硅器件，在器件

CN104409505A

CN104409505A权利要求书1/1页

2

1.一种嵌入式锗硅器件的制作方法，其特征在于，包括：

在一半导体衬底上依次形成栅极介电层、栅极以及围绕在栅极和栅极介电层的两侧的第一侧墙；

以所述栅极和第一侧墙为掩膜，刻蚀所述半导体衬底的源/漏区以形成第一凹槽；

在第一凹槽中填充第一锗硅，所述第一锗硅的上表面不低于所述半导体衬底上表面；在所述第一锗硅上形成围绕所述第一侧墙的第二侧墙；

以所述第二侧墙、第一侧墙和栅极为掩膜，刻蚀未被第二侧墙覆盖的第一锗硅和半导体衬底以形成第二凹槽；

在所述第二凹槽中填充第二锗硅，所述第一锗硅和第二锗硅的锗浓度不同。

2.如权利要求1所述的制作方法，其特征在于，所述第一凹槽的深度大于100A。

3.如权利要求1或2所述的制作方法，其特征在于，所述第一凹槽的深度为200A~300A。

4.如权利要求3所述的制作方法，其特征在于，所述第二凹槽的最大深度大于300A。

5.如权利要求1或4所述的制作方法，其特征在于，所述第二凹槽的最大深度为500?~800A。

6.如权利要求1所述的制作方法，其特征在于，所述第一锗硅和第二锗硅的上表面齐平或成阶梯状。

7.如权利要求1所述的制作方法，其特征在于，在所述第二凹槽中外延生长第二锗硅的步骤之前或之后，去除所述第二侧墙。

8.如权利要求1所述的制作方法，其特征在于，在形成第一凹槽之后和/或形成第二凹槽之后，热处理所述半导体衬底，和/或，氧化处理所述半导体衬底并去除形成的氧化层。

9.一种嵌入式锗硅器件，其特征在于，包括：

半导体衬底，

依次形成于半导体衬底上的栅极介电层、栅极以及围绕所述栅极的侧墙，

嵌入在栅极至少一侧的半导体衬底中且横向排列、锗浓度不同的第一锗硅和第二锗硅，第一锗硅和第二锗硅的底部呈阶梯状，用于形成PMOS器件的源/漏极。

10.如权利要求9所述的嵌入式锗硅器件，其特征在于，所述第一锗硅的厚度大于100A,所述第二锗硅的厚度大于300A。

CN104409505A说明书1/5页

3

嵌入式锗硅器件及其制作方法

技术领域

[0001]本发明涉及半导体制造领域，尤其涉及一种嵌入式锗硅器件及其制作方法。

背景技术

[0002]随着集成电路技术的持续发展，芯片上将集成更多器件，芯片也将采用更快的速度。在这些要求的推进下，器件的几何尺寸将不断缩小，在芯片的制造工艺中不断采用新材料、新技术和新