1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 计算机
  5. 计算机辅助设计

VHDL实现倍奇数分频器设计.pdfVIP

  • 0
  • 0
  • 约2.9千字
  • 约 4页
  • 2026-03-24 发布于北京
  • 举报

VHDL实现倍奇数分频器设计.pdf

    LIBRARYIEEE;USEI

    _

    EEE.STDLOGIC_1164.ALL;

    ‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑

    _

    实体DIVN是泛型(N:整数:);端口

    =3

    Clk,Cl__

    (r:输入StdLogic;ClkOut:

    _

    输出StdLogic);结束;

    ‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑

    _

    ARCHITECTURE一种OFDIVNIS

    信号COUNT1,COUNT2:整数;

    ___

    SIGNALCLKREG1,CL

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >