模拟芯片设计工程师考试试卷及答案.docVIP

模拟芯片设计工程师考试试卷及答案

填空题（10题，1分/题）

1.CMOS的全称是______。

2.反相器中，输入上升沿到输出下降沿的延迟称为______延迟。

3.Verilog中定义组合逻辑块的关键字是______。

4.芯片版图中实现金属互连线的层是______（写1种即可）。

5.电容充放电引起的芯片功耗称为______功耗。

6.时钟树设计的主要目的是减少______。

7.DFT的全称是______。

8.FPGA的全称是______。

9.SRAM基本存储单元由______个MOS管组成。

10.模拟芯片描述信号带宽的指标是______（写1种即可）。

答案：

1.互补金属氧化物半导体2.tpHL3.always@()4.Metal15.动态6.时钟skew7.可测试性设计8.现场可编程门阵列9.610.-3dB带宽

单项选择题（10题，2分/题）

1.属于时序逻辑电路的是（）

A.反相器B.D触发器C.与非门D.全加器

2.Verilog中reg变量（）

A.仅表示时序逻辑B.不能驱动wireC.可用于组合逻辑D.必须时钟触发

3.CMOS反相器阈值电压约为（）

A.0VB.VDD/2C.VDDD.VTN

4.版图中DRC的全称是（）

A.设计规则检查B.布局布线C.静态时序分析D.可制造性设计

5.不属于DFT方法的是（）

A.扫描链B.边界扫描C.BISTD.