数字逻辑实验 1.2 逻辑门与算术电路.pptVIP

数字逻辑实验系列一、触发器与寄存器二、逻辑门与算术电路三、组合逻辑电路四、比较器和仲裁电路五、时序逻辑电路赖晓铮副教授华南理工大学计算机科学与工程学院laixz@scut.edu.cnQQ:（二）逻辑门与算术电路实验实验概述：●熟悉常用逻辑门的概念和功能。●了解半加器和全加器的电路结构。●理解补码的原理，通过逻辑门电路搭建四位串行进位加法器和并行进位加法器的算术电路，并且比较两种进位加法器结构的异同。常用逻辑门列表全加器半加器实验步骤：●请根据逻辑图和真值表制作半加器和全加器电路。（二）进位加法器实验电路图串行进位

运算器原理图Si=Ai⊕Bi⊕CiCi+1=Ai·Bi+(Ai⊕Bi)·Ci串行进位加法器电路图并行进位加法器的进位链令Yn=An·BnXn=(An⊕Bn)C1=Y0+X0C0C2=Y1+X1C1=Y1+X1Y0+X1X0C0C3=Y2+X2C2=Y2+X2Y1+X2X1Y0+X2X1X0C0C4=Y3+X3C3=Y3+X3Y2+X3X2Y1+X3X2X1Y0+X3X2X1X0C0则Cn+1=Yn+XnCn