数字逻辑实验 1.5 时序逻辑电路.pptVIP

数字逻辑实验系列一、触发器与寄存器二、逻辑门与算术电路三、组合逻辑电路四、比较器和仲裁电路五、时序逻辑电路赖晓铮副教授华南理工大学计算机科学与工程学院laixz@scut.edu.cnQQ:（五）时序逻辑电路实验●通过计数器级联方式设计一个“时/分/秒”计时显示的电子钟：秒钟/分钟计数采用60进制，时钟计数采用24进制，时/分/秒值可重置。实验概述：●熟悉计数器的原理和分类。●使用JK触发器分别搭建二进制异步计数器、同步加法计数器和同步减法计数器的时序逻辑电路，并且与集成电路（74LS163/74LS191）进行对比运行。●掌握任意n进制计数器的实现方法，基于74LS163构造十进制计数器74LS160的等效电路；。*常见的计数器型号列表计数器类型常用型号计数边沿清除置数二/五/十进制异步加法计数器74LS290↓直接直接置9十进制可预置同步加法计数器74LS160↑直接同步二进制可预置同步加法计数器74LS163十进制可预置同步加法/减法计数器74LS190↑/直接二进制可预置同步加法/减法计数器74LS1913位二进制计数器的输出波形示意图*同步计数器异步计数器*任意n进制计数器电路构造方法二