本科毕业设计（论文）开题报告（未定稿 降AI）.docVIP

PAGE

PAGE3

、

本科毕业设计（论文）开题报告

论文题目

基于FPGA的4阶切比雪夫I型低通滤波器设计与仿真验证

课题背景及意义（含国内外研究现状综述）

（一）课题背景

在现代数字信号处理（DSP）领域，数字滤波器是提取有效信息、消除噪声干扰的核心组件，根据单位脉冲响应的特性，数字滤波器主要分为有限脉冲响应（FIR）和无限脉冲响应（IIR）两种。虽然FIR滤波器能够提供严格的线性相位，但为了实现陡峭的过渡带，通常需要极高的阶数，消耗海量的乘法器和逻辑资源，相比之下，IIR滤波器利用输出信号的反馈机制，只需极低的阶数就可以逼近相同的幅频响应规格，计算效率非常高。

随着集成电路产业的发展，现场可编程逻辑门阵列（FPGA）凭借其纯硬件并行的计算架构，成为突破高性能数字信号处理瓶颈的理想平台。近年来，基于FPGA的定制化IIR滤波器在通信、雷达以及工业控制等领域具有越来越广泛的应用需求。

此外，随着国产集成电路产业的蓬勃发展，凭借内置的高密度算术处理单元（APM/DSPSlice）与块存储器资源，紫光同创PGL50H系列国产FPGA平衡了高实时性与低功耗的需求，使得本科生在学习阶段可以开展复杂的信号处理系统设计与验证。

（二）课题意义

从现阶段来看，开展高阶IIR数字滤波器的设计与FPGA实现研究，是具有着重要的理论价值和工程应用意义的，理论上，这项研究交叉融合了