基于FPGA的宽带数字接收机数字信道化（多相滤波）.docxVIP

PAGE2

基于FPGA的宽带数字接收机数字信道化（多相滤波）设计

摘要

随着电子侦察与通信对抗等领域对信号实时分析能力的要求不断提高，宽带数字接收机必须同时完成宽频带覆盖与多信号分离。

本设计针对400MHz瞬时带宽的接收需求，研究并实现了一种基于现场可编程门阵列（FPGA）的高效数字信道化方案。

核心采用多相滤波结构，将宽带信号均匀划分为多个窄带子信道，在FPGA内部完成全并行提取。

论文按照“需求分析→总体设计→详细设计→实现→测试”的工程递进思路展开论述。

首先分析宽带接收的现实痛点与国内外研究现状，明确设计要求；接着介绍多相滤波信道化理论和FPGA开发技术。

进而对系统进行需求建模，设计出ADC数据采集、多相滤波信道化、信道输出匹配等总体架构。

详细设计中推导了原型滤波器系数与多相分解公式，给出基于IFFT的高效处理流程。

实现部分在XilinxFPGA上完成核心模块的Verilog编码与仿真验证，关键运算单元采用DSP48流水线架构。

测试结果表明，所实现的信道化接收机能够从400MHz宽带信号中准确分离出32个12.5MHz带宽的子信道，镜像抑制优于60dB，处理延迟低于10μs。

本文的特色在于将多相滤波理论与FPGA高度并行特性结合，在保证性能的同时大幅降低硬件乘法器资源消耗，为实际工程应用提供了低成本、高实时的数字信道化方案。

第一章绪论

1.1研究