科技-韬定律：中国半导体技术路径重构探索下的投资机遇.pptxVIP

2026年5月25日，华为董事、半导体业务部副总裁何庭波在IEEEISCAS2026发表演讲，正式提出韬(τ)定律，以“时间缩微”替代“几何缩微”作为半导体演进的新指导原则。

Θ韬定律在堆栈的每一层定义特征时间常数τ,并将其减小作为统一的优化目标。τ被分解为四层：器件层、电路层、芯片层、系统层。几何缩微逼近物理极限叠加EUV供应约束，华为转而通过逻辑折叠、Hi-ONE等技术在电路、系统层级来压缩τ,实现后摩尔时代晶体管密度与系统性能突破的新范式。预计到2031年，基于韬定律的高端芯片晶体管密度将达到等效

1.4nm制程水平。

Θ逻辑折叠（LogicFolding）是韬定律的核心工程实践。它将关键路径上的门电路分布到垂直堆叠的有源层中，通过超细间距混合键合实现门级三维互连。我们认为，先进封装是逻辑折叠落地的工艺底座，而EDA工具链是逻辑折叠的最大增量机遇。

Θ我们认为，在分场景α框架下，投资重心将从泛半导体收敛至AI基础设施链。α指向A的I底层原因在于数据搬运而非计算构成系统瓶颈。韬定律在AI系统层通过灵衢总线、Hi-ONE近封装光引擎和逻辑折叠分别实现更优的协议、更高的带宽和更短的数据传输距离，是未来AI数据中心在集成度和超节点性能提升的关键因素。

沿着τ的四层架构，我们尝试梳理核心赛道的受益逻辑：