计组基础第三章:存储器详解与多模块应用.pdf

计组基础第三章:存储器详解与多模块应用.pdf

1前情回顾

单片DRAM示例

CPU与单个DRAM连接,一个单元数据的过程:

1.CPU将地址给到内存控制器中。

2.内存控制器得到CPU的地址后,将地址拆分为行地址和列地址。

3.内存控制器第一次将行地址给到DRAM,将这一行数据读到行缓冲寄存器中。

4.内存控制器第二次将列地址给到DRAM的行缓冲寄存器,从行缓冲寄存器中读出数据。

由于行列地址分两次给出,所以DRAM可以做到地址引脚减半。

读出时间和周期

CPU与单个DRAM

文档评论(0)

1亿VIP精品文档

相关文档