IEC 62530-22023 SystemVerilog-第2部分通用验证方法语言参考手册标准立项发展报告.docx

SystemVerilog-第2部分：通用验证方法语言参考手册标准立项发展报告

StandardizationDevelopmentReport:SystemVerilog-Part2:UniversalVerificationMethodologyLanguageReferenceManual

摘要

随着集成电路设计复杂度与规模的高速增长，功能验证已成为芯片研发流程中决定成败的关键瓶颈。通用验证方法学（UniversalVerificationMethodology,UVM）基于SystemVerilog语言构建，是当前全球数字集成电路功能验证领域事实上的标准