2026年高级半导体工艺流程工程师面试试题及答案.docx

2026年高级半导体工艺流程工程师面试试题及答案

1.请阐述2nm及以下节点量产GAA（全包围栅极）器件源漏原位掺杂外延工艺的典型缺陷机制，以及对应量产端工艺窗口的核心控制要点？

答案：截至2026年，台积电、三星均已实现2nm节点GAA器件的大规模量产，常规离子注入工艺无法适配纳米线尺寸下的晶格损伤控制要求，因此源漏区全部采用原位掺杂外延工艺，其典型缺陷可分为四类：一是异质晶格失配诱导的穿透位错，SiGe（Ge占比35%）与硅衬底的晶格失配度达到1.8%，当外延层厚度超过18nm时，界面会生成延伸至顶部的穿透位错，占比可达外延缺陷总量的37%，直接导致器件源漏漏电流上升2个数量级以上；二是