数字电路与逻辑设计——基于Verilog HDL和Quartus Prime（新形态版）课件 第6章 同步时序电路.pptx

同步时序电路

组合电路和时序电路组合电路时序电路没有存储单元任何时刻输出仅和当时的输入有关是前向电路，没有反馈包含存储单元（触发器）输出不仅和当前的输入有关，还和它所处的状态有关，即和以前的输入有关通常有反馈用一个时钟信号来驱动时序电路的工作，称为同步时序电路各触发器不使用同一个时钟信号，称为异步时序电路

同步时序电路结构一个或多个触发器（寄存器）组合逻辑电路一组输入X一组输出Z?寄存器输入信号为电路的次态

同步时序电路分析由组合逻辑电路和一个或多个触发器（寄存器）构成，通常有一组输入X，一组输出Z。?寄存器输入信号为电路的次态次态逻辑的输入外部输入X?时序电路的次态取决于当前态和外部输入输出