1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 高等教育
  5. 研究生课件

数字电路与逻辑设计——基于Verilog HDL和Quartus Prime（新形态版）课件 第5章 锁存器、触发器和寄存器.pptx

数字电路与逻辑设计——基于Verilog HDL和Quartus Prime（新形态版）课件 第5章 锁存器、触发器和寄存器.pptx

    锁存器、触发器和寄存器

    ?两个交叉耦合的或非门组成??输入改变，输出就跟着改变吗?说明1010置10101置000保持1100引发不定状态Q*称作新状态(或次态）置位复位

    ?RS1100RS0011RS0000110000RS0001RS0010?

    ?置位复位两个交叉耦合的与非门组成??输入改变，输出就跟着改变吗?说明0110置11001置011保持0011引发不定状态Q*称作新状态(或次态）

    ?00??001111??1100??111111??1110??1101?

    ??说明

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >