数制和码制
?????10进制:0,1,2,3,4,5,6,7,8,9,10,…7进制:0,1,2,3,4,5,6,10,11,12,13…2进制:0,1,10,11,100,101,110,111,1000,1001,1010…16进制:0,1,2,3,4,5,6,7,8,9,A,B,C,D,,E,F,10
?(123.456)10数字通常用括号括起来,右下标写上进制10进制常省略括号下标上下文清楚进制也可省略在小数点左侧,基的幂次从0开始,每向左一位幂次增加1;在小数点右侧,每向右一位,基的幂次减1?用某一数制来表示一个数时,每个位置上的数
您可能关注的文档
- 数字电路与逻辑设计——基于Verilog HDL和Quartus Prime(新形态版)课件 第2章 逻辑代数.pptx
- 数字电路与逻辑设计——基于Verilog HDL和Quartus Prime(新形态版)课件 第3章 CMOS门电路.pptx
- 数字电路与逻辑设计——基于Verilog HDL和Quartus Prime(新形态版)课件 第4章 组合逻辑电路.pptx
- 数字电路与逻辑设计——基于Verilog HDL和Quartus Prime(新形态版)课件 第5章 锁存器、触发器和寄存器.pptx
- 数字电路与逻辑设计——基于Verilog HDL和Quartus Prime(新形态版)课件 第6章 同步时序电路.pptx
- 数字电路与逻辑设计——基于Verilog HDL和Quartus Prime(新形态版)课件 第7章 存储器和可编程逻辑器件.pptx
- 数字电路与逻辑设计——基于Verilog HDL和Quartus Prime(新形态版)课件 第9章 Verilog基础.pptx
- 数字电路与逻辑设计——基于Verilog HDL和Quartus Prime(新形态版)课件 第10章 用Verilog描述电路模块.pptx
- 数字电路与逻辑设计——基于Verilog HDL和Quartus Prime(新形态版)课件 第11章 寄存器传输级设计.pptx
- 数字电路与逻辑设计——基于Verilog HDL和Quartus Prime(新形态版)课件 第12章 简单RISC处理器设计.pptx
原创力文档

文档评论(0)