基于CPLD＋单片机的等精度数字频率计设计.docxVIP

基于CPLD＋单片机的等精度数字频率计设计

摘要

传统直接测频法存在测量误差随被测信号频率降低而显著增大的缺陷，等精度测频可以保证在整个测量频段内，测量相对误差基本恒定。本系统采用单片机（STC89C52/STC12C5A60S2）完成人机交互、数据运算与控制，CPLD（EPM240T100C5）实现核心等精度计数逻辑，二者分工协作。CPLD负责门控信号产生、标准时钟计数、被测脉冲计数；单片机读取两组计数值，计算频率、周期，驱动LCD1602/OLED显示，同时完成按键设置、量程切换。该方案兼顾高速计数性能与灵活控制能力，测量精度高、量程宽，适合教学与工程应用。

关键词：等精度测频；CPLD；单片机；频率计；Verilog

一、方案总体设计

1.等精度测频原理

等精度核心思想：闸门时间不是固定值，而是被测信号周期的整数倍。

设：

fx：被测信号频率，N

fs：标准参考时钟频率，N

f

相对误差：Δfx/fx

测量流程：

单片机下发预设闸门时间指令给CPLD；

CPLD等待被测信号上升沿到来，同步开启两个计数器（被测计数器、标准时钟计数器）；

计数持续到预设闸门时间到之后，再等待下一个被测信号上升沿，同时关闭两个计数器；

CPLD锁存Nx、N

单片机读取两组计数值，代入公式计算频率，换算周期，送显示。

2.系统整体架构（模块划分）

信号预处理模块：被测信号→放