戴尔数字IC验证实习模拟卷.docxVIP

戴尔数字IC验证实习模拟卷.docx

考试时间：______分钟总分：______分姓名：______

一、选择题（每题只有一个正确答案，请将正确选项的首字母填入括号内。每题2分，共20分）

1.在数字IC验证流程中，通常紧随需求分析之后的是？

A.测试平台开发

B.测试用例设计

C.验证计划制定

D.Bug跟踪管理

2.以下哪项不属于UVM(UniversalVerificationMethodology)的核心组件？

A.Agent

B.Scoreboard

C.DUT(DesignUnderTest)

D.ReferenceModel

3.在SystemVerilog中，用于定义模块间接口、传递信号的对象是？

A.class

B.interface

C.module

D.task

4.以下关于测试覆盖率描述错误的是？

A.覆盖率是衡量验证充分性的重要指标。

B.功能覆盖率关注测试用例是否覆盖了所有功能点。

C.代码覆盖率关注代码的执行路径、逻辑覆盖等。

D.高覆盖率必然意味着设计没有问题。

5.在UVM中，负责从序列中获取事务并驱动DUT的组件是？

A.S