戴尔数字IC设计人才引进模拟卷.docxVIP

戴尔数字IC设计人才引进模拟卷.docx

考试时间：______分钟总分：______分姓名：______

一、选择题（每题只有一个正确答案，请将正确选项的首字母填写在题号后括号内。每题2分，共30分）

1.下列哪一项不是组合逻辑电路的特点？

A.输出仅取决于当前输入

B.输出不仅取决于当前输入，还取决于previous输出状态

C.无记忆性

D.具有反馈回路

2.在Verilog中，表示无符号常数的格式是？

A.`8hFF`

B.`8dFF`

C.`8

D.A和B都正确

3.描述一个always块敏感列表中信号变化将触发块执行的条件的语句是？

A.嵌套always块

B.阻塞赋值(`=`)

C.非阻塞赋值(`=`)

D.敏感列表中的信号

4.在设计验证中，用于指定需要达到的验证目标覆盖程度的指标是？

A.驱动器（Driver）

B.监控器（Monitor）

C.覆盖率（Coverage）

D.形式验证（FormalVerification）

5.以下哪个不是静态时序分析（STA）需要解决的关键问题？

A.时序违规（Setup/HoldViolation）