紫光国芯芯片前端校招笔试题目（含答案）.docxVIP

紫光国芯芯片前端校招笔试题目（含答案）

考试时间：______分钟总分：______分姓名：______

一、选择题（每题只有一个正确答案，请将正确选项的首字母填入括号内。每题2分，共20分）

1.以下哪个不是VerilogHDL的根级别模块（module）的组成部分？

A.输入端口（input）

B.内部信号声明（wire）

C.时序逻辑块（always@(posedgeclk)）

D.任务或函数定义（task/function）

2.在一个由与门、或门和反相器构成的组合逻辑电路中，输入A和B，输出为F。当A=1,B=0时，F=1；当A=0,B=1时，F=0。该电路实现的功能是？

A.与门（AND）

B.或门（OR）

C.非门（NOT）

D.异或门（XOR）

3.时序逻辑电路与组合逻辑电路的根本区别在于？

A.使用的门电路类型不同

B.含有存储元件（如触发器）

C.输出只与当前输入有关

D.输出信号更强

4.以下关于Setup时间和Hold时间的描述，哪项是正确的？

A.Setup时间是指时钟上升沿之前，输入信号需要保持稳定的最短时间。

B.Hold时间是指时钟上升沿之后，输入信号需要保持稳定的最