高教社课件电工电子技术简明教程（第3版）E8-ch06-3.pptxVIP

6.3同步时序逻辑电路的设计;同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。;(1)根据给定的逻辑功能建立原始状态转换图和原始状态转换表;;例6.3.1用D触发器设计一同步递增个8421BCD码计数器。;;画出各触发器激励信号的卡诺图;画出逻辑图;画出逻辑图(书上的图);画出完全状态转换图;例6.3.2;;3、状态分配;5.求激励方程和输出方程;;6.根据激励方程和输出方程画出逻辑图,并检查自启动能力;当=10时;输出方程;;

;求激励方程的第二种方法;

;

;Q2n;;例6.3.3用D触发器设计状态变化满足下列状态图的时序逻辑电路;f/1;;三种状态分配方案;状态转换真值表;;画出逻辑电路;画出完整的状态转换图，检查所设计的计数器能否自启动