数字电路与逻辑设计第七章 常用中规模时序逻辑VIP

第七章常用中规模时序逻辑电路7．1 计数器7．2 寄存器和移位寄存器7．3 脉冲序列信号发生器计数器7．1．1 计数器的概述7．1．1．1 计数器概念－模的概念7．1．1．2 计数器分类7．1．2 异步计数器7．1．3 同步计数器7．1．1 计数器的概述计数器是一种对输入脉冲进行计数的时序逻辑电路，被计数的脉冲信号称为计数脉冲。7．1．1．1 计数器概念－模的概念计数器中的“数”是用触发器的状态组合来表示，它在运行时，所经历的状态是周期性，即总是在有限个状态中循环，通常一次循环所包含的状态总数称为计数器的“模”。7．1．1．2 计数器分类1.按计数的功能来分：加法、减法和可逆计数器2.按进位基数来分：二进制计数器和非二进制计数器3.按计数的进位方式（脉冲输入方式）：同步（并行）和异步（串行）7．1．2 异步计数器7．1．2．1 异步二进制计数器1．异步二进制加计数器2．异步二进制减计数器*3．异步二进制可逆计数器7．1．2．2 中规模异步计数器1．电路符号和引脚含义2．逻辑功能3．应用7．1．2．1 异步二进制计数器1．异步二进制加计数器2．异步二进制减计数器*3．异步二进制可逆计数器7．1．2．2 中规模异步计数器二－五－十进制异步计数器（7490）1．电路符号与引脚符号14个引脚的集成芯片6个输入端，4个输出端QAQBQCQD 为数据输出端S91 和S92 为直接置位端R01 和R02 为直接复位端CPA 和CPB 分别为脉冲输入端电源VCC（5 脚）地GND（10 脚）逻辑功能直接复位置9 计数2．应用1）构成二进制和五进制计数器i) 一位二进制计数器ii) 一位五进制计数器2）构成十进制计数器8421码5421码3）构成九进制计数器（采用反馈复位法）4）构成二十四进制计数器*5）构成1000分频器7．1．3同步计数器7．1．3．1 同步计数器1．同步二进制加计数器2．同步二进制减计数器*3．同步二进制可逆计数器7．1．3．2 中规模同步计数器1．电路符号和引脚含义2．逻辑功能3．应用分别用J-K 触发器和D 触发器设计一个三位二进制加计数器。推广到n 位二进制计数器7．1．3．1 同步计数器1．同步二进制加计数器用JK 触发器实现n 位二进制同步加计数器，驱动方程为：J0＝K0＝1 J1＝K1＝Q0 J2＝K2＝Q1Q0 J3＝K3＝Q2Q1Q0 Jn－1＝Kn－1＝Qn-2Qn-3…Q1Q0 用D 触发器实现n 位二进制同步加计数器，驱动方程为：D0＝Q0 D1＝Q1 Q0 D2＝Q2 (Q1Q0) D3＝Q3 (Q2Q1Q0) Dn－1＝Qn-1 （Qn-2Qn-3…Q1Q0）2．同步二进制减计数器*3．同步二进制可逆计数器用JK 触发器实现n 位二进制同步减计数器，驱动方程为：J0＝K0＝1 J1＝K1＝Q0 J2＝K2＝Q1Q0 J3＝K3＝Q2Q1Q0 Jn－1＝Kn－1＝Qn-2Qn-3…Q1Q0 用D 触发器实现n 位二进制同步减计数器，驱动方程为：D0＝Q0 D1＝Q1 Q0 D2＝Q2 (Q1Q0) D3＝Q3 (Q2Q1Q0) Dn－1＝Qn-1 （Qn-2Qn-3…Q1Q0）7．1．3．2 中规模同步计数器可预置的四位二进制同步计数器（74161）1．电路符号和引脚含义16个引脚的集成芯片9个输入端，5个输出端QAQBQCQD 为数据输出端CP 为脉冲输入端T 和P 为使能输入端电源VCC（16 脚）地GND（8 脚）OC 为溢出进位输出端Cr 为异步清零端LD 为同步预置端2．逻辑功能异步清零同步预置保持计数当同步计数器加到“1111”时，OC=T QA QB QC QD=1 74161工作原理波形图3．应用1）构成十六进制计数器2）构成十进制计数器i) 采用反馈复位法ii) 采用反馈预置法（一) iii) 采用反馈预置法（二) 3）构成二十四进制计数器（采用同步连接和异步连接）4）分析74161构成的电路，问这是多少进制计数器；有无挂起现象7．2 寄存器和移位寄存器寄存器和移位寄存器是常用的时序逻辑电路，能接受、发送和存放数据，具有记忆、清零、预置等功能，而且能对数据进行移位。每个触发器能存放一位二进制数，n 个触发器能存放n 位数据。寄存器的三个基本特征：数据存得进，记得住，取得出。四位基本的寄存器：寄存器和移位寄存器7．2．1 锁存器（暂存器）7．2．2 寄存器7．2．3 移位寄存器7．2．3．1 右移移位寄存器7．2．3．2 左移移位寄存器7．2．3．3 双向移位寄存器7．2．3．4 中规模集成移位寄存器1．电路符号和引脚含义2．逻辑功能3．应用7．2．1 锁存器（暂存器）采用钟控触发方式的触发器，由电位信号控制，存在空翻现象。八位锁存器（74373）－双拍工作方式7．2．2 寄存器采