数字频率计实验报告.docVIP

电子线路课程设计报告 设计课题：数字频率计 专业班级：2006级电子信息工程 小组成员：陈哲，潘祥，王正丰 指导教师：刘文超，田茂 设计时间：2008. 7.227.29 数字频率计设计实验 设计任务与要求； 基本要求 测量信号为小信号，测量的最高频率为9.999kHz,完成一次测量的时间为1.25s； 用数码管显示测量结果； 2．扩展电路设计 被测信号频率可以增加到数百千赫兹或数兆赫兹 方案设计与论证 下图（a）是数字频率计的组成框图。被测信号Vx 经放大整形电路变成计数器所要求的脉冲信号Ⅰ，其频率与被测信号的频率fx相同。时基电路提供标准时间基准信号，其高电平持续时间t1=1s，当1s信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率fx=N(HZ)。 逻辑控制电路的作用有两个：一是产生锁存脉冲Ⅴ，使显示器上的数字稳定；二是产生清零脉冲，使计数器每次测量从0开始计数。各信号之间的时序如图（b） 计数器 ↑ 闸门电路 Ⅰ Ⅱ 放大整形电路 Vx （a） 三、单元电路设计与参数计算 （1）放大整形电路 放大整形电路由晶体管3DG100与74LS00等组成，其中3DG100组成放大器将输入频率为f的周期信号如正弦波，三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。 （2）时基电路 时基电路的作用是产生一个标准时间信号（高电平持续时间为1s），由定时器555构成的多谐振荡器产生（当标准时间的精度要求较高时，应通过晶体振荡器分频获得）。若振荡器的频率fo=1/(t1+t2)=0.8HZ，则振荡器的输入波形如图上（b）波形Ⅱ所示，其中t1=1s,t2=0.25s，由公式t1=0.7(R1+R2)C和t2=0.7R2C，可计算出电阻R1,R2及电容C的值。若取电容C=10μF，则 R2=t2/0.7C=35.7KΩ 取标称值36KΩ R1=(t1/0.7C)-R2=10KΩ 取R1=47KΩ,RP=100KΩ (3)逻辑控制电路 根据（b）所示波形，在时基信号Ⅱ结束时产生的负跳变用来产生锁存信号Ⅳ，锁存信号Ⅳ的负跳变又用来产生清零信号Ⅴ。脉冲信号Ⅳ和Ⅴ可由两个单稳态触发器74LS123产生，它们的脉冲宽度由电路的时间常数决定。 设锁存信号Ⅳ和清零信号Ⅴ的脉冲宽度tw相同，如果要求tw=0.02s，则得 tw=0.45RextCext=0.02s 若取Rext=10K,则Cext=tw/0.45Rext=4.4μF 取标称值4.7μF 由74LS123的功能表可得，当1RD=1B=1，触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲，1Q端可获得一负脉冲，其波形关系正好满足图（b））脚和脚的波形，应如（b）所示的锁存器脉冲Ⅳ和清零脉冲Ⅴ的波形。 2）将4片计数器74LS90的2引脚全部接低电平，锁存器74LS273的引脚都接时钟脉冲，在个位计数器的引脚加入计数脉冲，检查4位锁存，译码，显示器的工作是否正常。 3）在放大电路输入端加入f=1kHZ，Vp-p=1v的正弦信号，用示波器观察放大电路和整形电路的输出波形，应为与被测信号同频率的脉冲波，显示器上的读数应为1000HZ. 六、性能测试与分析 1）测试译码，显示部分：在74LS48输入端加不同的高低电平组合，观察数码管能否显示相应的数字，判断译码，显示部分是否能工作正常； 2）时基电路测试：在通直流时，用示波器测555电路引脚和的输出波形图，引脚的输出波形应如图（b）所示的波形Ⅱ，调节电位器RP使t1=1s,t2=0.25s，引脚的输出波形应为电容不断充放电的过程。 3）逻辑控制电路的测试：在通直流时，用示波器测左边一片74LS123的引脚输出波形，可以观察到不断有脉冲产生；另外合上控制开关S，可以观察到数码管为置零状态。 4）放大