- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
2009-11-4 嵌入式技术概述 ——硬件描述语言VHDL介绍 刘兰军 HDL语言的种类 HDL语言有上百种:各高等学校、科研院所、EDA公司均有各自的 HDL语言 VHDL:Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言, IBM公司、TI公司等合作开发,IEEE标准 Verilog HDL:GDA公司开发,Candence公司将其推成IEEE标准, 具有C语言的风格 AHDL:ALTERA公司开发,具有C语言的风格 VHDL语言的程序结构 VHDL语言的程序结构 VHDL语言的程序结构 VHDL语言的程序结构 VHDL语言的程序结构 VHDL语言的语言要素 VHDL语言的语言要素 VHDL语言的语言要素 VHDL语言的语言要素 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 VHDL语言的语句 SOPC硬件开发环境及硬件开发流程——小结 1)介绍了VHDL语言的程序结构(库、实体、结构体) 2)介绍了VHDL语言的语言要素(信号、变量、常量) 3)介绍了VHDL语言的常用语句(顺序语句、并行语句) 工程学院 自动化及测控系 OCEAN UNIVERSITY OF CHINA 工程学院 自动化及测控系 WWW.OUC.EDU.CN OCEAN UNIVERSITY OF CHINA 实体名要与程序文件名一致 GENERIC类属说明语句 类属:不同于常数,常数只能在设计实体内部赋值,类属的值可以由设计实体外部提供。 通过类属参量轻松改变设计实体的内部电路结构和规模。 综合器支持的数据类型为整型INTEGER PORT端口说明语句 PORT端口:是对一个设计实体界面的说明,即实体的I/O接口,定义了接口的I/O模式和数据类型。 VHDL语言中只有数据类型相同的端口信号才能相互作用 BIT BIT_VECTOR STD_LOGIC STD_LOGIC_VECTOR IN、OUT、BUFFER、INOUT LIBRARY库 IEEE库:包含IEEE标准程序包和一些工业标准的程序包,IEEE库中程序包并不全符合VHDL标准,需要使用USE语句声明 STD库:包含STANDARD和textio两个标准程序包,STD库符合VHDL标准,无需USE语句声明 WORK库:用户的VHDL设计的当前工作库,不必声明 VITAL库:VHDL仿真器使用,平常很少使用该库 用户自定义库:用户自定义设计的库,用于源码继承,需要USE语句声明 LIBRARY库 调用库的语句格式: VHDL的文字规则:数字型文字、字符串、标识符、下标名、段名 数据对象:信号、变量、常量 数据类型:布尔数据类型、位数据类型、位矢量数据类型、字符数据类型、整数数据类型、自然数和正整数数据类型、实数数据类型、字符串数据类型、时间数据类型、错误等级数据类型 标准逻辑数据类型、标准逻辑矢量数据类型 操作符:逻辑操作符、关系操作符、符号操作符、算术操作符 信号:SIGNAL 1)信号的赋值是有延迟的,信号用于不同进程之间信息的 传递,类似于电路连接的导线; 2)信号具有全局特性,在实体中定义的信号,对应的结构 体均可见,在进程和子程序中不能定义信号。 3)信号的初始值仅在VHDL的行为仿真中有效。 变量:VARIABLE 1)变量的赋值是没有延迟的; 2)变量是局部的,可以在结构体、进程、子程序中定义, 但只能在进程和子程序中使用。 3)变量的初始值在综合过程中会忽略。 常量(常数):CONSTANT 1)常量的值在程序中不可修改; 2)常量可以在实体、结构体、程序包、块、进程、子程序 中定义。 3)常量的可视性取决于其定义的位置。 顺序语句:顺序语句用于进程和子程序中, 仿真执行:顺序语句的执行是顺序的 综合后:顺序语句的执行是并行的 并行语句:并行语句用于结构体中, 并行语句的执行是同步的、并行执行的,与书写 顺序无关
文档评论(0)