多功能数字钟.doc

目 录 一、设计总体思路 1 1．1、晶体振荡电路及分频器电路： 1 1．2、时间计数器电路： 1 1．3、译码驱动电路以及LED显示电路 1 1．4、校时电路 1 1．5、整点报时电路 1 二、工作流程图 2 三、电路分析与设计 3 3.1、主电路的分析与设计 3 3．1．1、秒信号的产生电路 3 3．1．2、计数电路的产生 3 3．1．3、LED显示译码电路 5 3．1．4、 校时电路 6 3．1．5、 整点报时电路 6 3．2、 拓展功能电路分析与设计 7 3．2．1、 二十四进制与十二进制替换电路 7 3．2．2 、数字钟的复位和暂停功能 7 四、总电路图 8 五、设计功能实现 9 六、电路的连接与调试 10 6．1前期准备工作 10 6．2接线，模块的安装 10 6．3运行、检验 10 七、心得体会 11 一、设计总体思路 1．1、晶体振荡电路及分频器电路： 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。而分频器电路件32768（ ）次分频后得到1Hz的方波信号供秒计数器进行计数。 1．2、时间计数器电路： 时间计数电路由秒个位和秒十位计数器，分个位和分十位计数器以及是个位和时十位计数器电路构成。 （1）六十进制计数电路。秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器 （2）二十进制计数电路。时个位和时十位计数为24进制计数器。 1．3、译码驱动电路以及LED显示电路： 译码驱动电路将计数器输出的8431BCD码转换为数码管需要的逻辑状态，一般译码驱动电路选用74LS48。需要注意的是译码驱动电路的选择和数码管LED要配套使用。用74LS48为高电平输出有效，对应选择LED为共阴极数码管。若选用74LS47，则选择LED为共阳极数码管。 1．4、校时电路： 数字钟在启动及运行的过程中，每当与标准的实际时间不相符时，需要对数字钟显示系统按标准时间进行校正。自动校时电路，只需要人按下开关，计数器因为有脉冲输入自动增长，当计数到标准时间时，再打开开关。 1．5、整点报时电路： 一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒，其作用方式是发出连续或有节奏的音频声波，较复杂的电路也可以实现语音提示。 二、工作流程图 由脉冲发生器输出标准的脉冲--秒脉冲进入秒计数器驱动计时器满60向分计数器进位,分计数器满60向小时进位,小时计数器按“12（24）翻1”规律计数，计数器经送到四线LED显示器；如果计数出现误差时，可用校时电路进行校时、校分、校秒，在启动之前有地点为给电路把原来保持的高电位清零，然后计数启动。并具有可整点报时与定时闹钟的功能。 三、电路分析与设计 3.1、主电路的分析与设计 3．1．1、秒信号的产生电路 秒信号的可靠性决定了数字钟的精度和稳定度。为此选用32768Hz晶振和14位分频器CC4060构成晶体振荡器。因为秒信号是1Hz，32768需要经过15次分频才能得到，故还用一个D触发器（74LS74）进行二分频。 3．1．2、计数电路的产生 在数字钟计时中，秒分为六十进制计数，小时（天）为二十四进制计数电路故分别用74LS160（十进制计数电路）来构成对应的计数器。 (1)四位二进制同步计数器741601）结构74LS160为中规模集成的4位同步二进制计数器，具有二进制加法计数功能之外,还具有预置数、保持和异步置零等附加功能。异步置零即只要RD出现低电平，触发器立即被置零，不受CP的控制。功能异步清除当清除端RD=0，各触发器的输出端QA~QD就全部被复位为0状态，计数器的输出呈现“0000”状态。此时与其它输入端状态（包括CP时钟信号）均无关。同步预置(送数)计数器具有并行输入数据的功能。当LD=0，R=1时，计数器执行并行送数，在置数输入端A、B、C、D预置某个外加的数据，在CP脉冲上升沿来到时，输出端即反映输入数据的状态。 计数当LD = RD = EP=ET）= 1时，计数器执行计数。设计数器的初始状态QDQCQBQA = 0000，当第十五个计数脉冲作用后，计数器状态为“1111”，进位输出QCC=TQAQBQCQD 为1，表示已计满，当第十六个计数脉冲作用后，计数器恢复到初始的全零状态。74161的功能表如下: （3）二十四进制计数电路 设计方法和六十进制计数相同，差别仅在于与非门判断计数到23给出置数信号使计数器变为“0”。 3．1．3、LED显示译码电路 译码驱动电路将计数器输出的8431BCD码转换为数码管需要的逻辑状态，一般译码驱动电路选用74LS48。需要注意的是译码驱动电路的选择和数码管LED要配套使用。用74LS48为高电平输出有效，对应选择LED为共阴极数码管