DSP硬件开发培训(程川).ppt

 今天的内容 嵌入式系统的结构 DSP的发展历史和特点 DSP系统的设计 C6000 DSP的CPU和存储器 DSP的中断使用 DSP的时钟 信号线的布置 嵌入式系统的结构 嵌入式系统的特点： 体积小 速度快 可移动 功耗低 成本低 接口丰富 嵌入式系统的结构 嵌入式系统的发展历程 单片机、DSP、FPGA、ASIC、SOIC 架构方式： 单片机＋逻辑电路 单片机＋CPLD DSP＋CPLD 单片机＋DSP＋CPLD FPGA＋DSP ASIC SOIC DSP的发展历史 1982年TI公司成功推出了第一代DSP芯TMS32010 很快TI公司推出了第二代DSP芯片TMS32020 20世纪80年代后期，TI公司推出了第三代DSP芯片TMS32C3x 20世纪90年代，TI公司相继推出了第四代DSP片 TMS32C4x，第五代DSP芯片TMS32C5x/C54x以及集多个DSP核一体的高性能DSP芯片TMS32C8x等 第六代DSP芯片TMS32C62x/C67x/C64x，以及最新的DSP芯片TMS32C55x+ARM核＝Omap DSP的发展历史 C6000 DSP的发展历史 C6000 DSP的特点 改进的哈佛（Havard）结构 采用多级的流水线 采用硬件乘法器 特殊的DSP指令 快速的指令周期 改进的哈佛结构 哈佛结构是不同于传统的冯·诺曼（Von Neuman）结构的并行体系结构，其主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。与两个存储器相对应的是系统中设置了程序总线和数据总线两条总线，从而使数据的吞吐率提高了一倍。而冯·诺曼结构则是将指令、数据、地址存储在同一存储器中，统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址。取指令和取数据都访问同一存储器，数据吞吐率低。 在哈佛结构中，由于程序和数据存储器在两个分开的空间中，因此取指和执行能完全重叠运行。为了进一步提高运行速度和灵活性，TMS320 系列DSP 芯片在基本哈佛结构的基础上作了改进，一是允许数据存放在程序存储器中，并被算术运算指令直接使用，增强了芯片的灵活性；二是指令存储在高速缓冲器Cache中，当执行此指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。 多级的流水线 快速的指令周期 哈佛结构、流水线操作、专用的硬件乘法器、特殊的DSP指令再加上集成电路的优化设计，可使DSP芯片的指令周期在200ns以下。TMS320系列处理器的指令周期已经从第一代的200ns降低至现在的7.5ns以下。快速的指令周期使得DSP芯片能够实时实现许多DSP应用。 DSP系统的设计 如何实现数字信号处理？ 在通用的微计算机上用软件实现 利用专门用于信号处理的可编程DSP芯片实现 利用特殊用途的DSP芯片实现 用单片机来实现 用FPGA等可编程阵列产品开发ASIC芯片来实现 在通用计算机系统中加入加速卡来实现 DSP 的典型应用 DSP系统的设计 总体方案设计 软件设计 硬件设计 系统集成 总体方案设计 硬件设计 C6000 DSP的CPU和存储器 C6000 DSP的CPU C6000 DSP的CPU C6000 DSP的CPU的核结构 C6000 DSP的存储器 C6000 DSP的存储器（2） C6000 DSP的信号组图(内核) C6000 DSP的信号组图(EMIF) DSP的中断使用 C6000 DSP中断的优先级 C6000 DSP的中断服务表 中断服务程序的安排 C6000 DSP中断选择寄存器 C6000 DSP中断选择子 C6000 DSP的时钟 时钟发生和PLL PLL的复位和锁定 PLL的寄存器PLLCSR PLL控制/状态寄存器（0x01b7c100） PLL控制/状态寄存器 PLL的寄存器PLLM PLL倍频控制寄存器（0x01b7c110） PLL倍频控制寄存器 PLL的寄存器PLLDIVx PLL的分频系数：PLLDIV0,1,2,3 信号线的布置 信号的上冲和振铃 信号的下冲和振铃 阻抗匹配 无终端补偿（No Termination）直接进行信号的传输，对终端不进行补偿 。 阻抗匹配 串电阻补偿（Serial Res） 串电阻补偿方式就是在点对点的连接中直接串入一个电阻，这将减少外来的电压波形的幅值。合适的串电阻补偿将使得信号正确终止，消除接收器的过冲现象。 阻抗匹配 电源VCC端并联电阻补偿（Parallel Res to VCC） 在电源VCC接收输入端并联的电阻是和传输线阻抗相匹配的。对于线路的信号反射，这是一种比较完美的终止条件，但也将不断有电流流过这个电