数字电子技术6_0.pptVIP

数控技术 第六章 时序逻辑电路 数字逻辑电路分为:组合逻辑电路和时序逻辑电路两类（Combinational Logic Circuit Sequential Logic Circuit ）。 第四章介绍了组合逻辑电路，第五章讲了时序逻辑的基本单元—触发器，本章介绍时序逻辑电路的特点、分析和设计时序逻辑电路的一般方法，以及常用中规模集成时序逻辑电路的功能和应用。 6.1 概述 在组合逻辑电路中，任一时刻的输出信号只取决于当时的输入信号，这是组合逻辑电路的共同特点。 在时序逻辑电路中，任一时刻的输出信号不仅取决于当前的输入信号，而且还取决于电路原来的状态，即与以前的输入有关__这是时序逻辑电路的基本特点。 分类 6.2 时序逻辑电路的分析 6.2.1 时序逻辑电路分析方法 ⑴依据逻辑电路，写出每个触发器的驱动方程、时钟信号 （CP）的逻辑表达式和电路输出方程。 ⑵将各触发器的驱动方程代入其特性方程，得到各触发器的状态方程，即整个时序电路的状态方程。 ⑶假定初态，代入电路的状态方程和输出方程，求出次态及输出值，列出状态表。 ⑷由状态表画出状态图或时序图 ⑸确定时序逻辑电路的功能和特点。 例3: 试分析下图所示时序电路的逻辑功能。 (2) 将驱动方程代入电路的特性方程，求出其次态方程 (4) 由状态表画出状态图和时序图（略） (5) 确定电路的功能 *6.2.3 异步时序逻辑电路的分析方法及应用举例 异步与同步大体相同，所不同的是并非所有触发器的CP输入端都直接与系统时钟相连（甚至没有统一的系统时钟）。 异步时序电路中每次状态转换时，并不是所有的触发器都有时钟信号，而状态方程所表示的逻辑关系只有CP到达时才能成立，因而，必须把时钟信号也作为变量写入特性方程中去。因此，比同步系统要复杂些。 6.3 同步时序逻辑电路的设计 6.3.1 同步时序逻辑电路的设计方法 设计是分析的逆过程，根据给定逻辑功能要求，选择适当的逻辑器件，设计出符合要求的时序逻辑电路。 本节主要介绍用触发器和门电路设计同步时序逻辑电路的方法。 6.3.2 设计举例 分别画出驱动信号J1、K1、J0、K0的卡诺图，并化简 求输出方程 (5) 画出逻辑电路图 （6）检查自启动能力 最后检查输出： Z = XQ1 (7) 修改后的逻辑图 例2: 试设计一个同步时序电路，电路中触发器Q0、Q1、Q2及输出Y与CP脉冲信号的波形，满足下图所示的时序关系。 解： 列状态表 写出驱动信号 (3) 画出逻辑电路图 （4）检查能否自启动 结论： 修改后的逻辑电路图 6.4 常用时序逻辑电路及应用 6.4.1 寄存器与移位寄存器 6.4.2 小规模集成计数器 6.4.3 中规模集成计数器 END 从该图中得知，电路有三种状态，即M=3，所以需要两个触发器，即N=2；设S0=00，S1=01，S2=11，则可得编码形式的状态图，并可列出状态表： X 0 1 0 0 0 1 1 1 (3) 状态分配（状态编码） 00/0 00/0 00/1 01/0 11/0 11/0 (4) 确定触发器的类型，并求各方程 输出 次态 现 态 输入 0 1 1 1 1 1 0 1 1 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 Z Q0n+1 Q1n+1 Q0n Q1n X 选择JK触发器，根据状态表列真值表，然后根据JK触发器的驱动表，确定JK触发器的驱动信号。 FF的 驱动信号 J1 K1 J0 K0 0 × 0 × × 1 0 × 1 × × 0 0 × × 1 × 1 1 × × 0 × 0 J=XK=1 1 0 J=XK=0 J=1K=X J=0K=X J1 = X Q0 K1 = X J0 = X K0 = X Z=XQ1 J1=XQ0 K1=XJ0=X K0=X 输出方程为： Z=XQ1 即驱动方程为： Z=XQ1 J1=XQ0 K1=X J0=X K0=X 当进入无效状态 10 后，捡查能否自启动，将 10 代入JKFF的特性方程中： 所以，当X=0时，次态为00 X=1时，次态为11 电路的有效状态如图所示： J1=XQ0 K1=X J0=X K0=X 可自启动 10 10 0/ 1/ 为了避免