ADC、DAC选型与匹配电路设计.pptVIP

ADC、DAC选型与匹配电路设计 目录 DAC评估环境 DAC选型关键指标 AQM匹配设计 DAC使用外部高频时钟的优点 DAC与IQ调制器配合校准本振泄露与镜像 IQ调制器最大输出功率、噪声系数与ACPR计算 DAC与IQ调制器之间的低通滤波器设计 ADC评估环境 ADC等效噪声系数计算 ADC采样时钟的要求与中频的选择 时钟抖动对ADC SNR的影响 相噪与时钟抖动的转换 ADC前端驱动电路设计 ADC满量程均值功率计算 ADC SFDR、SNR、IM3要求 测试灵敏度时通道最小增益要求 测试阻塞信号时通道最大增益要求 DAC评估环境 DAC关键指标 DAC关键指标 底噪与SFDR分析： 底噪 以WCDMA为例，3GPP协议对系统带外杂散的要求是-30dBm/1MHz。 IQ调制器的输出为-15dBm，功放输出为46dBm（40W），那么整个下行系统的增益为46 - (-15) = 61dB。 为了满足协议的要求那么DAC的底噪水平要低于-30 – 61 -10lg(1M) = -151dBM/Hz。 SFDR AD9148 SFDR为65。 IQ调制器的输出为-15dBm，下行总增益为61dB，那么杂散水平= -15 + 61 – 65 = - 19dBm/3.84M = -24.84 dBm/1MHz，需要介质滤波器或腔体滤波器提供6dB的带外抑制。 DAC关键指标 ACLR与IMD3分析： ACLR 在PLL OFF的状态下AD9148的ACLR为-79。4载波则是-73。 带外杂散的要求是-30dBm/1MHz=-24.16dBm/3.84MHz。对应于46dBm的功放输出则是ACLR=70.16dBc/3.84MHz。因此要求ACLR大于70。 IMD AD9148的IMD为76，对应于单载波的ACLR则是-(76 + 3) = -79，与数据手册给出的相符。 在DAC底噪不受限制时，IMD值可以简单的估算为是单载波-（ACLR+3）。 DAC使用外部高频时钟的优点 1.DAC输出信号的量化噪声更低 DAC输出信号的噪底 = DAC本身的噪声 + 采样时钟的远端相噪 - 10lg(外部高频时钟频率/DAC输出信号频率） 2.DAC输出信号相对采样时钟的镜像更远 镜像频率 = 外部高频时钟频率 - DAC输出信号频率 DAC输出SINC函数对镜像的衰减更大 DAC与IQ调制器配合校准本振泄露与镜像 1.DAC通过调整I路与Q路直流偏置（DC OFFSET）的方式来抑制本振泄露。 此方法目前有很大的局限性，当本振频率变更或温度变化较大时，抑制度会明显恶化。 2.DAC通过调整相位与I、Q两路幅度的方式来抑制镜像。 此方法很稳定，抑制度不会随着本振频率的变更或温度的变化而明显恶化。 AQM匹配 Setup R1[ohm] 39 R2[ohm] 340 R3[ohm] 1200 R4[ohm] 576 IFS[mA] 20 V2[V] 5.00 V1[V] 0.00 DAC DAC R 36.51 DAC Common Voltage 0.50 MOD DAC Swing(Single) 0.73 Modulatorcommon voltage 1.50 　 Mod Input Swing [Single] 0.30 　 Loss by R2[Db] -7.83 AQM匹配 1.R4 = 2*[(R1+R2)||R3] 2.DACR = {[(0.5*R4)||R3]+R2}||R1 3.VDAC = V2*R1/(R1+R2+R3) + 0.5*IFS*[R1||(R2 + R3)] 4.DAC Swing = IFS* DACR 5.VMod = V2*(R1+R2)/(R1+R2+R3) + 0.5*IFS*R1*R3/(R1+R2+R3) 6.Mod Input Swing = (DAC Swing)*[R3||(0.5*R4)]/[R2 + R3||(0.5*R4)] 7.LOSS = 20lg(DAC Swing/Mod Input Swing) IQ调制器最大输出功率、噪声系数与ACPR计算 1.IQ调制器输入信号Vpp = 1V,电压增益 = -3dB, 输出阻抗 = 50欧姆 Pout = 10lg[(0.5*1*0.5)^2*1000/50/2]= -0.2dBm 2.IQ调制器芯片底噪为-159dBm/Hz，热噪声= -174dBm/Hz NF = -159 - (-174) = 15 3.IQ调制器OIP3 = Pout + 0.5*IMD = 25