基于FPGA+DSP的CCD实时图像采集处理系统.pdfVIP

山西大学学报(自然科学版)30(1)：36～39，2007 Jour舱lofShanxi University(Nat．sci．Ed．) 文章编号：0253—2395(2007)01一0036一04 高春甫，杨前进，冯礼萍，贺新升 (吉林大学机械学院，长春130025) 摘要：应用DSP处理器，设计了一个基于FPGA的实时图像处理系统，通过对此系统的分析表明，用FPGA与高 速数字信号处理算法的结合，可以实现系统对图像进行实时处理的要求． 关键词：图像处理；现场可编程门列(FPGA)；数字信号处理(DSP)}实时处理 中图分类号：TP317．4 文献标识码：A 图像采集与处理技术已经得到广泛的应用，如在实现对具有粗糙表面特性的电池极片涂敷层进行厚度及厚度均匀性在 线实时高精度测量中，此技术已对电池的好坏起到决定性的作用．一般的图像采集、处理系统采用PC机作为核心处理单元， 由于图像处理需要大量的时间和内存，也有使用高性能的工作站和小型机来完成这一工作，前者构造系统的实时性不好，后 者构造的系统造价高、系统复杂、体积庞大．为了能够实时测量厚度变化和表面情况，就需要有一个快速可靠的系统对图像进 面的要求． 1 图像数字处理原理 本文图像处理采用的是列向阙值法．列向阙值法的基本思想是：对图 像自上而下进行阙值判边缘，当遇到第一达到阙值的像素点时，中止对该 N 列的搜索，开始新的一列的搜索，直到整幅图像搜索完[2]． 设原始数字图像为，b，y)，图像为灰度图像，每个像素点的信息为8 bit．算法实现中使用矩阵pixl—gray[i，力表示数字图像，i表示图像的行，J 表示图像的列，pix-一grayB，J]的值代表的是灰度图像像素点，(i，．『)这一 点的灰度值．下面用框图说明列方向阈值分割的过程．设阈值为五、图像高 度为m、图像宽度为n．实现的流程图如图1． 2系统的硬件结构设计 本系统以DSP(TMS320C6201)为核心处理器，视频A／D单元采用芯 片sAA7111，将CCD输出的PAL制式的全电视信号转化为数字信号，由 FPGA+DSP进行实时采集，并可以依据需要对采集图像进行实时处理． 收稿日期：2006一02一07}修回日期：2006一08—28 作者简介：高春甫(1965．)，男，吉林长春人，副教授，工学博士，主要从事机电设备控制、设计及自动化的研究与教学工 作． 万方数据 高春甫等：基于FPGA+DSP的CCD实时图像采集处理系统 频数据流点同步信号同步的缺点． (3)DSP采用中断方式进行采样，将读取的数据通过DSP的 EMIF口放入TDS6201板上的RAM内； (4)FPGA和TDS6201板之间有握手信号(同步通讯时采用 的一种同步传输方式)即发送机每次发送半个字节(低4位)的 数据，而另外半个字节(高4位)则用来传送信息．当RAM存完 一帧后，由FPGA发出信号，通知DsP从RAM中取数据I (5)读数据点同步信号(采样点中断信号)由FPGA产生，可 图2实时图像采集处理系统方案图 以依据需要而定，但周期应是FPGA全局周期的整数倍，即 Fig．2Theschematicofthe SAA7n1输出点同步信号的整数倍； diagramsystem (6)视频数据采用YUV422格式，只取Y分量8bit，Y分量表示亮度信号，即图像灰度值； (7)在视频采样的间隙，DSP利用其高性能资源，进行数据处理，并将数据输出，一帧图像数据处理时间为20msl (8)FPGA可以对图像进行预处理，提取有用数据． 对于图象处理算法，所处理的数据量相对较少，但要用到各种数据结构，其控制也复杂的多，适合用DSP编程来实现‘“．