数字频率合成器（DDS）的FPGA设计.docVIP

xxxx学校设计 题目： 班 级： 设计人：设计人：指导老师：目 录 - 1 - 一、设计目的、要求 - 2 - 1.1、设计目的 - 2 - 1.2、设计内容 - 2 - 1.3、设计工具 - 2 - 二、设计原理及相关硬件 - 3 - 2.1、按键电路原理 - 3 - 2.2、高速AD/DA PACK板原理 - 4 - 2.3、设计原理 - 5 - 三、DDS系统设计 - 8 - 3.1、创建新模型 - 8 - 3.2、建立DDS子系统 - 9 - 3.3、Simulink模型的仿真 - 14 - 3.4、在DSP Builder中使用外部的VHDL代码 - 16 - 3.5、SignalCompiler模型设计的综合与编译 - 18 - 3.6、在Quartus II软件中完成设计 - 18 - 四、实验参考程序 - 19 - 4.1、DDS 频率控制字和频率的数码管显示程序 - 19 - 五、总结 - 24 - 六、参考文献 - 25 - 一、设计目的、要求 1.1、设计目的 使用Matlab/Quartus II/Dsp Builder在FPGA实现直接数字频率合成器（DDS）的设计，在DSP Builder 中使用外部的VHDL代码，并通过层次化设计方法来设计模型。 1.2、设计内容 使用DDS的方法设计一个任意频率（0Hz～7.5Hz）的正弦信号发生器，利用Matlab/Quartus II/Dsp Builder完成设计和仿真等工作，并进行硬件测试。为配合实验操作，提供一个接口测试模块 dds_test。该模块主要负责按键输入、数码显示等操作，使用说明如下：按 KEY1~KEY8 输入 DDS 频率字，由数码管 1~8 显示。输入输出接口如图 1.2 所示。 图1.2 dds_test接口模块 1.3、设计工具 软件：Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 Matlab是美国MathWorks公司出品的商业数学软件，用于算法开发、数据可视化、数据分析以及数值计算的高级技术计算语言和交互式环境，主要包括MATLAB和Simulink两大部分。 DSP Builder在算法友好的开发环境中帮助设计人员生成DSP设计硬件表征，从而缩短了DSP设计周期。已有的MATLAB函数和Simulink模块可以和Altera DSP Builder模块以及Altera知识产权(IP)MegaCore功能相结合，将系统级设计实现和DSP算法开发相链接。DSP Builder支持系统、算法和硬件设计共享一个公共开发平台。 硬件：MagicSOPC 创新教学实验开发平台 MagicSOPC 是基于 Altera Nios II SOPC 系列的专业级创新教学实验开发平台；采用 Altera公司 Cyclone II 系列 150 万门的 FPGA，先进的系统化、模块化设计；丰富的人机交互方式，众多的高性能外设使得 MagicSOPC 实验开发平台具有卓越的性能和无与伦比的灵活性。 平台标配的核心板是 PowerSOPC-2C35，核心板由 Altera 公司的 EP2C35F672 150 万门 FPGA、128Mb Flash、8Mb SRAM、128Mb DDR SDRAM（DDR333）、16Mb 的配置器件 EPCS16、2Kb 的 E2PROM 以及 USB2.0 控制器等器件组成。 二、设计原理及相关硬件 2.1、按键电路原理 主板上具有 8 个独立按键和 8 个独立 LED，电路如图 2.1所示，电路中低电平表示按键按下，低电平点亮LED,一般LED的压降约为1.7V，LED点亮时的电流,即7.3mA。电路中电阻RP9、 图2.1 按键及 LED 电路 2.2、高速AD/DA PACK板原理 D/A 转换器使用的是TI 公司的 125MSPS 单路 10bit 器件 THS5651A，该器件有管脚兼容的更高速（200MSPS）器件 DAC900；A/D 转换器采用的是 TI 公司的 8bit 每秒 20M 采样速度的器件 TLC5510A，该器件具有管脚兼容的更高速（40M）器件 TLC5540。运放采用的是美国模拟公司的 350MHz 电压反馈运放 AD8038 和 AD8039，AD8038 是单路的，AD8039 是双路的。 AD/DA 电路中 JP1 是用于进行 AD 输入前端增益设置的，以适应不