CMOS 两级运放设计.docVIP

CMOS 两级运放的设计 1设计指标 在电源电压0-5V,采用0.5um上华CMOS工艺。完成以下指标： 共模输入电压 固定在（） 开环直流增益 单位增益带宽 相位裕度 转换速率 负载电容 静态功耗电流 共模抑制比 PSRR 2电路分析 2.1 电路图 2.2电路原理分析 两级运算放大器的电路结构如图1.1所示，偏置电路由理想电流源和M8组成。M8将电流源提供的电流转换为电压，M8和M5组成电流镜，M5将电压信号转换为电流信号。输入级放大电路由 M1～M5 组成。M1 和M2 组成PMOS 差分输入对，差分输入与单端输入相比可以有效抑制共模信号干扰；M3、M4 电流镜为有源负载，将差模电流恢复为差模电压。；M5 为第一级提供恒定偏置电流，流过M1的电流与流过M电流M6、M7 组成。M6 将差分电压信号转换为电流，而M7 再将此电流信号转换为电压输出。M6 为共源放大器，M7 为其提供恒定偏置电流同时作为第二级输出负载。相位补偿电路由Cc 构成，构成密勒补偿。 3 性能指标分析 3.1 直流分析 由于第一级差分输入对管M1和M2相同，有 第一级差分放大器的电压增益为： 第二极共源放大器的电压增益为 所以二级放大器的总的电压增益为 3.2频率特性分析 设 为第一级输出节点到地的总电容，有 设 表示第二级输出节点与地之间的总电容，有 一般，由于 远大于晶体管电容，所以远大于, 可以解出电路的传输函数为 其中： 可以得到右半平面零点为 从而电路的主极点 而次极点 由于和 远大于，而中最主要的部分为, 中则以 为主，经过适当近似，可以得到单位增益带宽为 3.3 共模抑制比分析 如果运放有差分输入和单端输出，小信号输出电压可以描述为差分和共模输入电压的方程 其中是差模增益，有， 是共模增益。共模抑制比的定义为 从应用角度考虑可以理解为“每单位共模输入电压的变化引起的输入失调电压的变化”。 对于两级运放电路的共模抑制比，有 其中， 是第一级的共模抑制比，因为第二级是单端输入、单端输出，所以不贡献共模抑制比。 由源极负反馈增益可知，等效输入跨导为: 如果，那么可以化简为： 输出阻抗为: 所以共模增益为： 得到： 3.4转换速率（slew rate）Slew Rate 也就是压摆率，是指大信号情况下运放的输入端接入较大的阶跃信号，输出信号波形也会发生大的变化，会发生截至或者饱和的现象。输出电压变 化对时间的比值叫做压摆率，单位是。 对于两级运放，当输入为大的正输入阶跃， 截止，的电流流经 和，电流镜使得也流经同样的电流。因为 截止，这个电流从流过。恒定电流 流过 在其两端产生一个电压梯度，斜率为。如果 提供足够的电流给，那么保持恒定，的漏端电压不变，结果导致的漏端 电压呈梯度上升。对于大的负输入阶跃，、 和 截止，导通，的电流全部流经并流过。由于有足够的电流流过，保持恒定，即的漏端电压不变，导致的漏端电压有负向同样斜率的梯度。压摆率SR 为 对于负载电容也要充放电。对放电不存在问题，因为当过度驱动（很大）时可以流经很大的电流。但是当对充电时，只能在有限的时间内实现，因为是通过进行充电的。由于有一部分电流要留过，所以只有的电流经过。这样一来，对于正的输入阶跃，的漏端电压会下降，也会减少流经的电流。电流 对 充电，导致一个正的电压梯度，斜率为 所以总的SR 是这两个中的最小值,得到 为了测量转换速率，将运算放大器输出端与反相输入端相连，如下图所示，输出端接3pF电容。因为单位增益结构的反馈最大，从而导致最大的环路增益，所以能用做最坏情况测量，因此采用这种结构来测量转换速率。 摆率的测量方法 3.5 电源抑制比分析 假设正电源和负电源的小信号变化分别为 和，出于简化考虑，那么输出小信号电压为 其中A+和A-分别是正电源和负电源到输出的小信号增益。将上式改写为 其中 且 正电源抑制比为差模增益除以正电源增益，负电源抑制比为差模增益除以负电源增益。电源抑制比应越高越好，以减小电源对输出的影响。实际中，电源抑制比会随着频率的增加而下降。 因为在实际使用中的电源也含有纹波，在运算放大器的输出中引入很大的噪声，为了有效抑制电源噪声对输出信号的影响，需要了解电源上的噪声是如何体现在运算放大器的输出端的。把从运放输入到输出的差模增益除以差模输入为0时电源纹波到输出的增益定义为运算放大器的电源抑制比，式中的vdd=0，vin=0指电压源和输入电压的交流小信号为0，而不是指它们的直流电平。需要注意的是，电路仿真时，认为MOS管都是完全一致的，没有考虑制造时MOS管的失配情况，因此仿真得到的PSRR都要比实际测量时好，因此在设计时要留有余量。 电源抑制比的原理图 4电路分析设计过程 4.1确定米勒电容的大小