一个改进型CMOS电荷泵锁相环的设计AnImprovedCMOS.pdfVIP

一个改进型 CMOS 电荷泵锁相环的设计 An Improved CMOS Charge Pump PLL design (上海大学微电子研究与开发中心) 杨文荣 周海龙 YANG WENRONG ZHOU HAILONG 摘要：本文针对传统电荷泵电路的非理想效应，对 CMOS锁相环中的电荷泵电路进行了改进， 设计了一种采用电流控制技术的新型 pump-up电荷泵。采用标准 chartered 0.35um/3.3V 模 型，通过 Cadence Spectre 仿真，仿真结果显示，该锁相环有效地抑制了电荷共享和电流 失配非理想特性的影响，消除了锁相环输出抖动，可稳定输出 13.56MHz 时钟信号，稳定时 间小于 11.2 us，功耗小于 18mW。 关键词：锁相环；电荷泵；抖动；鉴频鉴相器；压控振荡器 中图分类号：TN432 文献标识码:A Abstract: Due to the nonideal phenomena in the traditional charge-pump, an improved CMOS Charge Pump was designed with current control technique. Based on the standard 0.35um/3.3V CMOS process model, the circuit is simulated by Cadence Spectre, the results indicate that, the nonideal phenomenon such as charge share, current dismatching and jitter was reduced effectively by pll. The circuit has a higher stable output clock signal with frequency of 13.56MHz ,a smaller settling time of 11.2 us, a lower consumption of 18mW. Key word: PLL，Charge Pump，jitter ，PDF，VCO 1 引言 锁相环是模拟及数模混合电路中的一个重要模块，在各种锁相环结构中，电荷泵锁相环 （CPPLL）因其稳定性高，捕捉范围大，且鉴频鉴相器（PFD）采用数字电路，便于集成的特 点而被广泛应用于无线电通信、频率综合器、时钟恢复电路。电荷泵（Charge Pump）是锁 相环电路中关键模块，对整个锁相环的性能起着决定性的作用，但是传统的电荷泵不可避免 地存在电流源失配，电荷共享等非理想问题。 本文针对传统型电荷泵电路存在非理想性的问题，对传统 CPPLL 进行了改进，在 chartered 0.35um 工艺下，通过 Cadence Spectre 工具仿真验证，结果显示，这种改进提 高有效的消除了非线性问题导致的抖动，并减少了捕捉时间。 2 CPPLL 原理及电荷泵 图 1 电荷泵锁相环结构示意图 电荷泵锁相环的基本组成如图 1 所示，包括鉴频鉴相器（PDF）、电荷泵（CP）、环路滤 波器（LPF）和压控振荡器（VCO）。鉴频鉴相器比较输入信号和输出信号的相位与频率差， 产生控制信号给电荷泵，电荷泵相应地给低通滤波器充放电，低通滤波器输出的控制电压控 制压控振荡器的输出频率，该控制电压与鉴相误差成正比，使压控振荡器的频率向鉴相误差 减小的方向变化，直至鉴相误差为零,此时锁相环进入锁定状态。 图2 传统电荷泵结构图 电荷泵是整个锁相环路中非常关键的一个电路，除了在整个环路中贡献增益之外，它还 起到了一个积分的作用，通过和环路滤波器组合在一起，可以将 PDF 输出的相位频率误差转 换为一个电压。传统的电荷泵如图 2 所示，PDF的输出 UP 和DN 为数字信号，当 UP 为0，DN 为 0 时，镜像电流通过 M3 向电容 C 充电，当 UP 为 1，DN 为 1 时，电容 C 通过 M2 放电，当 UP为 1