基于XilinxFPGA的高速Viterbi回溯译码器.pdfVIP

下载本文档

7
0
约7.8千字
约 3页
2017-09-14 发布于重庆
举报
版权申诉

基于XilinxFPGA的高速Viterbi回溯译码器.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

《现代电子技术》2004 年第1 期总第168期仿真与测试基于Xilinx FPGA 的高速Viterbi 回溯译码器牟澄磊, 张惠萍, 赵新胜 ( 210096) : 分析了新一代通信系统的发展对Viterbi 译码器速率提出了更高的求, 通过优化Vit erbi 译码器结构, 在 Xilinx Virtex II PFGA 上实现了速率30 Mb/ s 以上的256 状态Viterbi 软译码。 : Viterbi; 回溯译码; FP GA ; 双端口Bl ckRam : TP 312: B: 1004 373X ( 2004) 0 1 059 03 High Speed Viterbi Traceback Decoder Based on Xilinx FPGA M OU Chenglei, ZHA NG Huiping, ZHAO Xinsheng ( Nati nal M bile C mmunicat i n Research L ab rat ry , S ut heast U niversity , N anjing, 210096, China) Abstract: T his paper analy ses high speed demand n Viterbi Design under the devel pment f the future c mmunicati n sy s- tem, and implement a higher speed than 30 Mb/ s, 256 stat e s ft Viterbi dec ders n Xilinx Virtex II FPGA . : ; ; ; Keywords Vit erbi traceback dec ding FPGA dual p rt Bl ckRam , 3G , 30 / M b s Viterbi , Viterbi , Viterbi Viterbi 1Viterbi Viterbi ( BM U ) , 2Xilinx Virtex II ( PathM etric) , ( ACS) [ 1] ( T raceBack) 4 , 1 Virtex II Xilinx FPGA 9 1/ 2 , 8 000 000 , 400 MHz 56 1( ct) , 753( ct) 3 M Bl ck- BM U ( Branch Metric Unit) 2 168 Ram b Vir- 4 , tex II CLB ( C nfigurable L gic ( _ _ ) ACS ACS Add C mpar e Select Bl ccks) CLB 256 , , , , CLB Ram[ 2] 2 , Bl ckRam Viterbi , Tr ace Back