高速电路PCB中串扰的仿真分析与抑制对策.pdfVIP

l丝．皇王研霾…………………………一 高 速 电 路 PCB中 串 扰 的 仿 真 分 析 与 抑 制 对 策 中国地质大学 周劲松 【摘要】针对 串扰在高速电路印刷电路板 (PCB)设计中造成严重的信号完整性问题，介绍一种可尽早发现串扰引起的问题的方法。首先利用信号完整性仿真软件 HyperLynx，建立两条攻击线夹一条受害线的三线平行耦合串扰仿真模型；然后通过仿真分析传输线平行祸合长度、平行耦合间距、传输线类型、信号层与地平面层之 间的介质厚度等因素对串扰噪声的影响；最后综合这些影响因素，并根据PCB设计顺序，给出抑制串扰的详细措施。实践表明，这些措施对高速PcB的设计，具有实 用、可靠和提高设计效率的意义。 【关键词】串扰；高速PCB；信号完整性 Sim ulationAnalysisand Suppression Strategiesfor ． CrosstalkinHigh SpeedPrintedCircuitBoards ChinaUniversityofGeosciences，JingsongZhou Abstract：Crosstalkisoneofthemajorfactorsimpactingsignalintegrityindesing ofhighspeedprintedckcultboards(PCB)．Thispaperpresentsamethodtofindouthtecrosstalk problem asearlyaspossibleinPCB desing ．Firsfly，hteHyperLyxsimulationsoftwareisused toset “pahtree—finecrosstalkanalysismodelwhichconsistsofapairofaggressor transimissionlinesnad出eirni—bewteenvictim fine．Secondly，SimulationiscarriedOUttOnaalyzehteeffectofhtecrosstalknoisesbychanginghtelength，distanceandtypeofhteparallel couplingtransmissionfines，andbychna gingmedium thicknessbewt eenhtesing alnadgroudlayers．Finally，htestrategiesusedtOsuppresshtecrosstalkraesortedoutbasedonthe naalysisonhteseimpactvariablesnadhtePCBdesing orderandrules．PracticaluseofhtesestrategiesnihighspeedPCBdesing indicateshtathtemehtodisfeasibleandreliablenadcan miprovePCBdesigneffidencysignificantly． KeyW ords：Crosstalk；HighspeedPCB；Sing alitegrity 1．引言 耦合和感性耦合 。容性耦合是由攻击线上的 为八层 ，从上到下依次为TOP，L2GND， 随着半导体技术 的飞速发展 ，集成 电 电压变化在受害线上引起的感应电流而产生 L3 InnerSigna11，L4GND， LSVCC，L6 路 (IC)的集成规模越来越大，体积越来越 的电磁干扰，感性耦合是由攻击线上的电流 InnerSignal2，L7GND以及BOTTOM，叠层总 小，速率越来越高。在高速电路印刷电路板 变化产生的磁场在受害线上引起的感应 电压 厚度为：76．4mils，介电常数为4．3，传输 (PrintedCircuitBoard，PCB)中，由于 而产生的电磁干扰。因此，信号在通过攻击 线耦合长度为8inches，传输线线宽和线间 Ic芯片时钟频率 的不断提高，