高速印刷电路板设计考虑.pdfVIP

高速印刷电路板的设计考虑 2011 年 4 月 技术说明 TN1033 简介 背板是一种典型的用于系统内汇集所有电子模块的物理互连的方式。复杂的系统依靠背板上的连线、走线和连接器 来处理大量的高速数据。多个背板模块之间的通信受到诸如连接器、走线长度、过孔和终端等部件的阻抗、电容以 及电感参数的影响。设计高性能分布式负载背板的一个极为重要的因素是要了解如何进行设计来保证良好的信号完 整性。 本技术说明介绍了几种拓扑连接结构间的基本区别。说明了在背板设计时需要考虑到的各种问题，并重点讨论了通 过背板以点对点的传输线方式进行连接时的关键问题。包括印刷电路板走线结构、过孔、器件封装和背板连接器等 方面。我们还为设计师们提供了一份印刷电路板设计的检查清单。给出了针对某些特定频率的讨论和指导。本文档 还讨论了莱迪思半导体公司的 FPGA 产品线及其 SERDES 高速背板接口。这些接口通过 CML 差分缓冲接口提供高 速串行数据流。 背板拓扑结构和概述 目前背板的系统互连拓扑结构主要有三种。它们分别是多点对多点、一点对多点和点对点。传统系统使用多点对多 点 / 一点对多点连接的拓扑结构，为带有单个网络 （节点）的多个器件提供有效的互连和通信，如图 1 所示。 图 1: 多点对多点背板结构 Tx Rx Tx Rx Tx Rx 然而，这种网络结构有严格的数据速率限制。每个网络在卡与背板连接的节点上会有 T 型结构或者分支结构。这些 T 型结构会导致背板上信号路径传输线的不连续和不匹配。结果就会在高速传输时，卡与背板接口上都有大反射信 号。这些反射信号会来回传送，持续较长的时间，在高速传输的情况下严重降低了信号的完整性。通常要等所传输 数据的每个位的反射信号逐渐衰减后，才能实现可接受的信号通信。这大大限制了通信速率。因此，多点对多点和 一点对多点的拓扑结构的速率极限一般都低于 100 Mbps。由于实际走线长度和卡的插槽的增加，该速度极限很容易 就会低于 10 Mbps。 点对点的互连拓扑结构消除了上面所述的信号路径的分支。消除了所产生的信号反射，从而大大提高了最大的数据 速率。通过周详的设计考虑，这种背板互连可用于数据速率高达 3 Gbps 甚至更高的通信。 Lattice Semiconductor Corp.2011 版权所有 © 所有莱迪思的商标、注册商标、图案和标识符均在 /legal 网站上列出。所有其它品牌或产品名称均 为其所有者的商标或注册商标。此处的参数规格和信息可能会更改，恕不另行通知。中文翻译文档仅为您提供方便。莱迪思将尽力为您提供准确的中文翻译文档，但 鉴于翻译的难度，译文可能会与英文文档存在一些微小差别，其准确性也难以保证。请参考英文源文件，获取最新、最准确的信息。所有的翻译文档中的信息均以英 文源文件为准。 1 tn1033_06.1-C 莱迪思半导体 高速 PCB 的设计考虑 这种方法的缺点是增加了背板走线和卡上端口的接口数。一个多点连接的背板上 n 个插卡互连的网络，必须使用 n （n-1）个单向点对点的连接来代替。每个插卡必须提供 n-1 个发送和 n-1 个接收端口，用于整个系统的互连。例如： 一个四块印刷电路板的系统的全互连如图2 所示。 图 2: 四个插卡的点对点互连系统 Card 1 Card 2 Card 3 Card 4 每个插卡必须提供 3 个发送器和 3 个接收器端口。每条带箭头的线代表一个点对点的背板网络。 如今的通信设备设计已经呈现对于印刷电路板之间更高带宽互连的需求。快速发展的 IC 技术，随着其拥有数千兆位 的处理和驱动能力，点对点的背板拓扑结构成为了许多当今新型硬件系统的理想选择。这种拓扑结构对于串行和并 行的数据结构都提供支持。莱迪思半导体公司日前推出多款具有多个端口的 IC 产品，每个端口可实现高达 Gbps 的 背板驱动能力。这些器件将在后文中进行介绍。本文的稍后部分