H.264编码器中Intra-Buffer的硬件设计.pdfVIP

pa r t s_appl i ea t i on s 文章编 号：1002—8692( 2008) S1- 0053- 02 H． 264编 码 器 中 I nt r a— Buf f er 的 硬 件 设 计 ·实用设计 · 徐云中，林 涛，周开伦，焦孟草 ( 同济大学超大规模集成电路研究所。江苏南京200092) 【摘 要】提出了高性能 的I nt r a —Buf f er 的硬件设计方案，引入 了仲裁机制，提高了编码器运行 的速度，并且在F GA上实现了硬件 设计方案。 【关键词】H．264标准；视频编码 ；帧内预测；仲裁机制 【中图分类号】TN919 ．81 【文献标识码 】A Har dwar e Des i gn of I nt r a- Buf f er i n H．264 Enc oder XU Yu n- z hong，LI N Tao ，ZHOU Kai - l un，JI AO Men g- c ao (I ns t i t ut e of Ver y Lar ge s c 出I nt er gr at l on ，Ton巧i ￡，n如eHi 秒，Nanj i ng 200 092，Chi n a) 【Ab st r a ct 】The pa per put f or war d a ha r dwar e des i gn $ehe l ne abo ut hi sh- qual i t ) ，I nt r a- Buf f er modu l e i n or der t o pr e par i ng dat a f or H．264 enc oder ．I n addit i on 。ar bi t rat i on me chani s m i s adop t ed，wh i ch dec r eases t he r un- t i me ．Fi nal l y t he desi gn i s r eal iz ed on F GA． 【Key wor d s 】H．2 64 ；vi de o ene oder ；i nt r a pr edi ct i on ；ar bi t r at i on me chani s m 1引言 3 I nt r a—Buf f er 的硬件结构 H．264是 由I TU—T和I SO／I EC的联合开发组( JVT) 3．1功能分析 共同开发 的最新国际视频编码标准，相比于M EG_ 4，它 为了更好地解决大量视频图像信息和编码器处理单 具有更高的压缩比，并能可靠传输 【M。H．264标准是以宏 元之间的矛盾 ，在H．2 64编码器 的前端加入 了I nt r a— 块( MB) 为处理单元的，1个MB的YUV数据仅需要3 Buf f er 模块，主要是为 Kb i t 。如何将包含可观信息量的图像信息准确地送给 编码器准备所需的待 H．2 “编码器进行编码是本文讨论 的重点。 编码信息 。图1是I n— t r a—Buf f er 的位置示意 2 H．264编码器介绍 图。 H．264编码器编码 的过程包括前向通路和重建通路 13 1。