数字通信系统中位同步信号提取的FPGA实现.pdfVIP

第 13卷 第6期 哈 尔 滨 理 工 大 学 学 报 V0J．13 No．6 2008年 l2月 J0URNALHARBIN UNIV．SCI． TECH． Dec．，2008 数字通信系统中位 同步信号提取的FPGA实现 张礼勇， 楚 鹤 (哈尔滨理工大学 测控技术与通信工程学院，黑龙江 哈尔滨 150040) 摘 要：同步是通信系统中非常重要的一个实际问题，是保证整个通信系统进行有序而可靠工 作的技术支撑．在数字通信系统中除了载波同步外，还需要 实现位同步．本文设计了一种在数字通 信系统中的数字锁相法位 同步提取方案，详述 了位 同步提取原理及其各组成功能模块的Verilog HDL语言实现，最后进行了仿真验证，将位同步提取电路集成在一片FPGA芯片上，具有体积小、 功耗低、可靠性高的特点． 关键词：数字通信系统；位同步；FPGA 中图分类号：TN919．3 文献标识码 ：A 文章编号：1007—2683(2008)06—0094—04 TheRealizationofExtractionofBitSynchrOnizatiOnSignalwith FPGA inDigitalCommunicationSystem ZHANGLi-ong， CHUHe (SchoolofMeasure—controlTechnologyandComunicationEngineering，HarbinUniversityofScienceandTechnoloyg，Harbin150040China) Abstract：Synchronizationisaveryimportantpracticalproblem inthecommunic—ationsystem，itisalsothe techsupporttoguaranteethewholecommunication system workingorderlyanddependably．Exceptcarrierwave synchronization，italsoneedsbitsynchronization indigitalcommunicationsystem．Thisarticlehasdesignedone kindofdigitalphase—lockedbitsynchronousextractionprojectinthedigitalcommunication，introducedtheprinci· pleofbitsynchronizationandVeriloglanguagerealizationofeachcompositionfunctionmoduleindetail，andper— formedsimulationlastly．Ithasthemeritsofsmallsize，low powerconsumption，highreliabilitywithintegratedthe extractionofbitsynchronizationcircuitonasingleFPGA chip． Keywords：digitalcommunicationsystem；bitsynchronization；FPGA 致．这种提取定时脉冲序列的过程称为位同步…． 1 引 言 同步陛能的好坏直接影响通信系统的性能，出现同 步误差或失去同步就会导致通信系统性能下降或通 在数字通信系统中，任何消息都是通过一连串 信中断 ．随着可编程逻辑器件FPGA的广泛应用， 码元序列传送的，所以接收时需要知道每个码元的 数字系统的设计变得更加的方便和灵活．因此本设 起止时刻，以便在恰当的时刻取样判决．这就要求接 计决