一种精简结构的浮点蝶形运算单元设计.pdfVIP

第 5l卷 第 9期 电讯技术 V01．51 No．9 2011年 9月 TelecommunicationEngineering Sep．2011 文章编号：1001—893X(201i)09—0073—05 一 种精简结构的浮点蝶形运算单元设计 于龙洋，段文伟，李署坚 (北京航空航天大学 电子信息工程学院，北京 100191) 摘 要：论述了一种结构精简且高效的浮点数蝶形运算单元设计，单元内部模块的使用效率接近 100％。采用串行全流水线结构设计，与并行结构相 比节省了75％的硬件资源消耗 。利用按时间抽 取(DI11)的快速傅里叶变换(FfTr)算法，通过VHDL编程实现了以该蝶形单元为基础的1024点浮点 FFI’处理器。QUARTUSII中的仿真结果证明了设计的正确性。该设计 已成功应用于一种音频信号 分析仪的信号处理部分。 关键词：信号处理；蝶形运算单元；浮点数；快速傅里叶变换；流水线；按时间抽取 中图分类号 ：TN911．72 文献标识码 ：A doi：10．3969／j．issn．1001—893x．2011．09．015 Design ofaFloating·pointButterflyUnitwith SimplifiedStructure YULong-yang，DUANWen—wei，LIShu-fian (SchoolofElectronicandInformationEngineering，BeijingUniversityof AeronauticsandAstronautics，Bering100191，China) Abstract：I11ispaperpresentsallefficientdesignofbutterflyunitwithsimplifiedstructure．nleoccupatingcoef- ficientofinnermodulesoftheunitiSalmostl0o％ ．ThisunitUSes afu11pipelinestructure．whichsaves75％ ofthehardwareresourceconsumptioncomparedwit}lhteparallelstructure．A floating-pointf1 processorbased onhtisbutterflyunitiSrealizedbyusingtheFfTalgorithmofD1T(Decimation．in—time)．n1esimulationresults ofQUARTUSIIdemonstratehtecorrectnessofhtedesign．111isdesignhasbeensuccessfullyapplide inhtesig— nal processingpartofanaudiosingalanalyser． Keywords：signalprocessing；butterflyunit；floating—point；n ；pipeline；DIT 不到应用，改善这种情况的根本措施在于尽量压缩其 1 引 言 最小计算单位——蝶形运算单元的硬件开销。 本文设计在保证流水线正常工作前提下，最大 硬件 FFI’实现相对于软件实现最大的特点就是 限度地减少了蝶形单元内运算模块数量，并且蝶形 速度优势，为了更充分地发掘 FPGA在这方面的潜 单元内模块的利用率基本达到 100％。最终在不影 能，该方面的研究大都集中在如何进一步提高处理速