用数字锁相环提取位同步时钟技术.pdfVIP

维普资讯 电子计算机外部设备 198B年第 l期 用数字锁相环提取位同步时钟技术 华北计算技术研究所 李 林 张云鹏 提荽 本文首先分析7现有的数字镄相环在青颊同步时所存在的器件速度问 题 ，提 出了一种新的数字锁相环构成方案，介绍 了该方案的具体设计． 一 、 引 言 二、位 同步时钟提取原理 磁盘调制编码技术通过对最大零游长K 周 1是锁相环原理框图。其 工 作过 程 的限制 ，在编 成的码字序列中提供了可用于 是，输入信号和压控振 荡 器 (VCO)的输 提取位 同步信号的信息。但是，为了获取较 高 出信号在鉴相器中比较，如果两者频率和相 的编码效率和充足的合法码字，码型参数K 位有差别，则鉴相器将输出～个与这偏差的 的取值往往 比较大，如3PM码的K 值 取 为 大小和方 向有关的误差 电压。此 电压经低通 “， (2，7)码的K值也取列 7。K值代表 滤波器滤渡 ，变成缓变的直流电压后 ，控制 了码型同步能力的下限，大的K值给位 同步 压控振荡器，使它的频率和相位朝减小偏差 信号 的提取带来 困难。因此，如何从这样的 的方向变化，最终锁定在输入信号的频率和 数据信息中提取准确的位同步信号就成为磁 相位上 。 盘读写通路中的一个重要问题 。 目前 ，大容量磁盘存储器中位 同步时钟 的提取都是借助于模拟锁相环完成的。集成 电路的飞速发展促成了当前尖端 电子设备的 数字化倾 向，相应地也就出现了在功能上与 模拟锁相环等价的数字锁相环。与模拟锁相 环相 比 数字锁相环具有稳定性好、漂移小、 体积小、造价低和可靠性高等优点。鉴于数字 田 1 锁相环的这些优点，我们试图把它引入到大 在位同步时钟提取电路中，锁相环的输 容量磁盘存储器 中来，让它的这些优点在磁 入信号是读 电路输出的编码数据流，压羟振 盘中发挥作用。本文分析了现有的数字锁相 荡器的输出则用作数据位 同步时钟 可见， 环构成方案的不足，针对磁盘中数据序列的 利用锁相环路可使位 同步时钟跟踪 由于盘速 特点，对现有方案进行了大胆的改造，提出 变化等原因引起的数据流的频率变动，提高 了一种新的数字锁相环 数据分离的可靠性。这样，虽然数据流本身 不包含连续的位同步时钟，但却可域利用锁 ·37’ 维普资讯 相环形成与数据位同步而连续的位同 步 时 (2)控制器和分频器 。控制器根据滤波 钟 。 器输出的控制脉 冲 ( “加脉 冲”或 “减脉 冲”)对 信 号 钟 输出的序列实施 加 或 减 脉 三、数字锁相环的工作原理 冲。分频器是一个计数器 ，每 当控制器输出 N个脉冲耐，它就输出一个脉冲。控制器与 磁盘存储器 中用于位 同步的模拟 锁相环