第六章课件计算机原理.ppt

计算机原理 第六章 中央处理器：数据通路和控制器 本讲简要说明 目的与要求：了解CPU的功能，理解处理器数据通路的建立，掌握单周期数据通路的设计 授课重点：单周期数据通路的建立与设计 授课难点：如何在处理器中建立数据通路 阅读章节：《Computer Organization and Design》第5章第1~3节，《计算机原理和设计》第4章第1~2节 作业安排：P354 5.1题 主 要 内 容 数据通路的位置 控制器的基本概念 单周期数据通路的设计 数据通路的功能和实现 操作元件（组合逻辑） 状态 / 存储元件（时序逻辑） 数据通路的定时 选择MIPS指令集的一个子集作为CPU的实现目标 下条指令地址计算与取指令部件 R型指令的数据通路 访存指令的数据通路 立即数运算指令的数据通路 分支和跳转指令的数据通路 综合所有指令的数据通路 回顾—存储程序计算机结构 数据通路的位置 计算机的五大组成部分 什么是数据通路(DataPath)? 指令执行过程中，数据所经过的路径(包括路径中的部件)，是指令的执行部件 控制器(Control)的功能 对指令进行译码，生成指令对应的控制信号，控制数据通路的动作。能对指令的执行部件发出控制信号，是指令的控制部件 控制器基本概念 控制器的功能(从程序执行角度看) 对指令流和数据流实施正确控制 在空间上，由控制器形成受控部件的控制信号 在时间上，控制器控制各种动作的执行顺序 控制器基本概念 控制器的功能(从系统 设计和实现的角度看) 取指令(控制指令流出) 分析指令(控制指令分析) 执行指令，发出各种操作命令(控制指令执行) 确定下一条指令的地址(控制指令流向) 执行环境的建立与保护(控制执行环境的维护) CPU基本组成原理图 CPU执行指令过程及其与计算机性能的关系 CPU执行指令的过程 取指令 PC+1送PC 指令译码 进行主存地址运算 取操作数 进行算术 / 逻辑运算 存结果 判断和检测“异常”事件 若有异常，则自动切换到异常处理程序 检测是否有“中断”请求，有则转中断处理 CPU的实现与计算机性能的关系 计算机性能(程序执行快慢)由三个关键因素决定： 指令数目、时钟周期、CPI 指令数目由编译器和指令集决定 时钟周期和CPI由CPU的实现来决定 组成指令功能的四个基本操作 每条指令的功能可能由四个基本操作实现 (1) 读取某一主存单元的内容，并将其装入某个寄存器 (2) 把一个数据从某个寄存器存入给定的主存单元中 (3) 把一个数据从某个寄存器送到另一个寄存器或ALU (4) 进行某种算术或逻辑运算，将结果送入某个寄存器 操作功能可形式化描述 用寄存器传输语言RTL (Register Transfer Language)描述 本章所用的RTL规定： 用R[r]表示寄存器r的内容 用M[addr]表示读取主存单元addr的内容 传送方向用“←”表示，传送源在右，传送目的在左 程序计数器PC直接用PC表示其内容 用OP[data]表示对数据data进行OP操作 数据通路的基本结构 数据通路由两类部件组成 组合逻辑元件(亦称操作元件) 存储元件(亦称状态元件) 元件间的连接方式 总线连接方式 分散连接方式 数据通路的构成 由“操作元件”和“存储元件”通过总线或分散方式连接而成 数据通路的功能 进行数据存储、处理、传送 操作元件：组合逻辑电路 加法器(Adder) 多路选择器 (MUX) 算术逻辑部件(ALU) 状态元件：时序逻辑电路 状态(存储)元件的特点 具有存储功能，在时钟控制下输入状态被写到电路中，直到下一个时钟到达 输入端状态由时钟决定何时写入，输出端状态随时可读出 定时方式:规定信号何时写入状态元件或何时从状态元件读出 边沿触发(edge-triggered)方式 状态单元中的值只在时钟边沿改变。每个时钟周期改变一次 最简单的状态单元 D触发器：一个时钟输入、一个状态输入、一个状态输出 回顾——D触发器 寄存器的种类 寄存器由N位触发器构成 CPU中的不同类型寄存器 由锁存器构成的暂存器：带“写使能”信号 用于和总线相连的、输出端带三态门的寄存器：带“三态门控”信号 带复位(清0)功能的寄存器 带计数(自增)功能的寄存器 带移位功能的寄存器 组合上述多个功能的寄存器：带多个控制信号 寄存器组有若干个寄存器组成 通常是双口：两个读口 + 一个写口 可带时钟输入信号 用于控制输入信号何时被写入到寄存器中 存储元件: 寄存器和寄存器组 寄存器(Register) 写使能(Write Enable-WE)信号 0: 时钟边沿到时，输出不变 1: 时钟边沿到时，输出开始变为输入 若每个时钟边沿都写入，则不需WE信