ch时序逻辑电路.pptVIP

下载本文档

5
0
约 75页
2017-09-10 发布于广东
举报
版权申诉

ch时序逻辑电路.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

1.时序逻辑电路的特点：任一时刻输出状态不仅取决于当时的输入信号，还与电路的原状态有关。因此时序电路中必须含有存储器件。 5.5 时序逻辑电路的设计 ③检查自启动能力，画逻辑电路图 1 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 0 1 1 1 0 1 1 0 0 1 0 0 0 × × × × × × 000 100 110 111 011 001 Q3Q2Q1 010 101 0 5.5 时序逻辑电路的设计逻辑电路图 5.5 时序逻辑电路的设计二、采用中规模器件设计时序电路 1.用移位寄存器构成移位型计数器 1 D C 1 1 D C 1 1 D C 1 CP 1 D C 1 Q 1 D I Q 2 Q 3 Q 0 右移移位寄存器反馈逻辑函数在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器是一个周期性的时序电路，其状态图有一个闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计数器的模值M。由n个触发器构成的计数器，其模值M一般应满足2n-1＜M≤2n。 5.4 计数器计数器有许多不同的类型： ①按时钟控制方式来分，有异步、同步两大类； ②按计数过程中数值的增减来分，有加法、减法、可逆计数器三类； ③按模值来分，有二进制、十进值和任意进制计数器。同步二进制加法计数器 5.4 计数器一、二进制计数器分析： ①驱动方程和输出方程 5.4 计数器 ②状态方程 ③状态表 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 1 ④ 画状态图 100 Q2Q1Q0 001 010 011 101 110 111 000 5.4 计数器 Z 0 1 0 0 0 0 0 0 CP Q 2 Q 1 Q 0 Z 1 2 3 4 5 6 7 8 ⑤ 画波形图 fCP 1/2fCP 1/4fCP 1/8fCP 设初态为Q3Q2Q1Q0=0000。 5.4 计数器 74161－－4位同步二进制加法计数器 5.4 计数器 74161 功能表 5.4 计数器二、十进制计数器同步十进制加法计数器分析： ①驱动方程和输出方程 ②状态方程 5.4 计数器 ③状态表 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1