基于高速MCU核的电子系统设计培训.docVIP

基于高速MCU核的电子系统设计培训邀请 从最近几届全国大学生电子设计竞赛的赛题可以看出，许多赛题与工程实际结合得更加紧密，所需的知识包含了更多的新近发展的新技术、新器件的内容。除了满足基本功能外，电子系统的设计更注重高性能和高技术指标；如高速度、高精度、高可靠性、设计高效率以及低功耗等。而基于FPGA平台的各类IP核，特别是高速通用CPU核的应用及其相关的片上系统SOC设计技术，则是最佳的解决方案。 为了使进入这一实践环节的学习者能快速了解并熟练这一技术的应用，在各类电子系统创新设计竞赛、课外科研活动、毕业设计、就业准备性设计课程环节，乃至全国大学生电子设计竞赛中，获得理想的成绩，同时切实地提高面向工程实际的动手能力和高层次科研开发能力，以及自主创新能力，特别是提高人才就业市场的竞争力，杭州康芯公司，联合XX大学与XX公司，特举办基于高速MCU核的电子系统设计培训（免费），时间一天。具体内容和时间安排如下： 一、培训内容 培训方式主要以上机实验实训为主（实训开发板主要为KX_7C5TP系统），通过数个精心安排的设计示例，确保在短时间内对这一技术达到速成的目的。 主要内容如下： 1、基于大规模FPGA平台的8051单片机IP核基本开发应用方法。主要内容包括利用QuartusII，熟悉在FPGA中调用此CPU，I/O口安排、PLL时钟设置、基本硬件设计、CPU软件设计与调试(利用In-System Memory Content Editor完成)。 注，此单片机CPU核与传统MCS-51单片机完全兼容，但速度约为传统单片机的20倍，优化良好的条件下，主频最高可达250MHz；同样用C或汇编语言完成软件设计。目前许多实用SOC应用系统都使用同类CPU实现设计。而在电子设计竞赛中，需要实现高速算法或高速控制的项目越来越多，如此高速的CPU核，几乎可以用来完成一些DSP功能，如语音处理，压缩和频谱分析等。再加上FPGA本身的高速性能，完成许多高性能指标的系统功能将变得十分容易；而把CPU、锁相环、数据RAM、程序ROM、接口模块、通信模块、显示控制模块、数据采样和信号发生模块等等，都放在同一片FPGA内，从而构成SOC系统，这将使系统的设计效率和系统性能获得极大的提高，这也是现代电子设计技术的发展方向。在电子设计竞赛范畴，与Nios/II CPU的SOPC相比，有更多优势；如使用便捷、结构透明、资源容易控制、性能指标容易优化、达到了真正的单片系统SOC（因为Nios系统通常必须在FPGA外接RAM、Flash等器件，体积大，结构复杂）、应用软件更现成、更有利于自主创新能力的培养等等；而在实际工程应用上，基于传统通用CPU的SOC系统设计以及相关的ASIC设计应用更加广泛。 2、基于大规模FPGA平台的8051单片机IP核加一些基本接口硬件模块的开发应用方法。 3、基于FPGA平台的8051核与频率计模块软硬件联合调试与设计—— 一个基本片上系统的设计方法。 注，基于8051核的SOC系统设计解决方案对于全国大学生电子设计竞赛有诸多优势：1、竞赛规则规定现成电路板只能是“最小系统”，结构过大过完善的电路模块在评审时将会引起争议，而此SOC系统就无此顾虑；2、由于是单片SOC系统设计，设计效率、测试效率和可靠性极高，因此可以用比别人少得多的时间完成设计任务；3、由于所有的高速核心功能模块，包括CPU和存储器都在同一芯片中，所以十分容易实现高技术指标，从而获得全国一等奖的机会大增！ 4、基于大规模FPGA平台的8051核与一个等精度频率计硬件模块的软硬件联合调试与设计——一个经典的高速高精度单片SOC系统设计示例。其中包括CPU核对液晶显示的驱动。 5、基于大规模FPGA平台的8051核的双向口设计与应用：4X4键盘应用。 6、基于大规模FPGA平台的8051核与PC机的串行通信设计。 7、基于FPGA平台的RS232串行通信核的应用。高速ADC控制与信号采集、通信、波形显示、任意波编辑产生和频谱分析等。 8、基于FPGA平台的更大的SOC系统的设计：8088/8086 CPU核、8255 I/O控制核、8250 UART通信核、8237 DMA核、8259中断控制核联合系统设计，以及软硬件联合调试 注，本项实验主要针对计算机专业计算机组成原理与设计中的实践性环节。 9、CycloneIII FPGA应用技术介绍，应用示例演示，包括基于此FPGA的单片式全数字型DDS函数信号发生器设计与功能介绍与演示——典型SOC系统：高速MCU核加高速硬件算法模块与信号发生模块相结合的典型应用。 注，传统DDS函数信号发生器对调制信号的发生主要使用专用DDS器件外围的模拟乘法器来实现，因此称不上全数字系统，更称不上片上系统SOC。而基于C