PDSOI+ESD防护用SCR结构研究.pdfVIP

第l七月々围’}导体集成电路、硅材科学术会Ⅸ 中同=Ⅱ PDSOI ESD防护用SCR结构研究 曾传滨，毕津顺，姜一波，罗享傻，韩郑生 (中国科学R微电了研究所北京100029) 并测试出T其ESD^嘴性和JLf-q锁性能，谊结构通过采用VSTI层-残薄沟道区厚度，可“很客易 获得维持电压连续可调的EsD防护用SCR器件，配合串联二极菅的万法．能提供各种维持电压需 求EsD防护用的SCR结构． 关键诃：绝缘体上的a2；静电放电；金属氧化物半导体：可控硅 up)性能，州此在航天领域得到了广 CMOS结构中的寄生pnpn可控硅(scR)结构，具有良好的扰闩锁(1atch 泛的应用。但随着集成屯路等比例缩小的需求，_[作电H越来越小，由十NMOS在等比例缩小后闩锁开启 电压仍然维持在3V左右，难于解决1．8 J 的Markmp A 两个BJT交互作用发生闩锁效麻．采用改薛体接触的方法难1。改变维持闩镄需要的最低电压(维持电崩)， 时此，这些打法只能在小于150nm的SOl硅膜厚度工艺中麻用才能表现山比较好的维持电压调节能力“1， 对丁250Nm以上的SOl硅膜厚度T艺则难r满足使用要求。为了解改此问题．本文提出了一种新的SCR shallowTrench ChannelSCR)．这种结构通过采用VSTI(variationIsolation)层减薄 结构RCSCR(Recessed 沟道厚度，减小SCR结构两个BJT之问的交互作用，达到提高SCR维持屯雕的目的。 2实验方法 结构的剖面圈。 蚓1 RCSCR结构示意豳f左边为RCSCR版幽结构一B幽为RCSCR结构剖自目 层的地方在制作一层捌蚀阻挡层．防止VSTI层下订的SOl辞膜被进～步刻蚀掉。之后完成完整的STI剿 蚀，填充隔离介质，用CMP电化学抛光设备磨平即可捩得初步的RCSCR硅层结构，注入P阱、N阱、P_、 曾传滨荨：PDSO[ESD*护月SCR#杓研R 准结构。P+触发屯极和N+触发电极可以根据需要，选择其中的一种件为触发电擞．与触发电路连接，为 造作最终触发电擞的触发电极，则可短接与其并联在一起的N+或Ⅳ(如N+触发电极与PH正扳)连接在一 起1。此外，为了提高器件的可靠性，还对RCSCR结构的边绦进行丁处理(如N十的边缘用P十处理)，提高 18 PDSOI am，VSTI减 了器件的体引出性能。样品制备T作采用的是O Fun T艺，正常SOl层厚度为300 JIlIl。试验测试使用的是中崮科学院微电子研究 薄了的SOI层厚度为I50衄，试验器件总沟道宽度为400 验装置如图2所示。 刚2月试用f々输线脉冲牲{#《≈ 3实验结果 图3所示为SOI硅膜厚度为300 V aA。圈3的SCR结构平均ESD导通能 的RCSCR结构ESDl-V曲线．失效判据是4F关态漏电大十1 力为11 结构均冉较好帕ESD防护能力，而且虽然砖膜厚度减薄了一’}，ESD平均导通能力只减少了12麟。此外， 由J—J50 7 可以看出，减薄丁SCR淘道厚度的RCSCR结构维持电m哺节能力达到了0Wgra，而正常SCR结构的 维持电旭调节能力则为021V／Fun．如图5所示。 目4 SOl#Ⅸ厚度为150 例3 SOl#膜厚度为300nm的SCR结掏ESD／-F曲线 I 8