低成本高可靠性NOR型Flash耐久性测试系统的研究与设计.pdfVIP

低成本高可靠性NOR型Flash耐久性测试系 统的研究与设计 孙鹏1,2 ，彭丽花3 ，李楠1 ，郑国祥1 ，曾 1* 韡 （1.复旦大学材料科学系，上海200433；2.复旦大学专用集成电路与系统国家重点实验室，上海200433; 3.上海复旦微电子公司，上海200433） 摘要：基于浮栅结构的 NOR 型 Flash 在进行长时间大量的读写操作后，会由于氧化层可靠性、读写干扰等 问题，导致芯片出现耐久性缺陷。耐久性测试是Flash 芯片测试中占用测试时间最长的测试过程，测试成 本很高。本文在深入分析 NOR 型 Flash 耐久性缺陷机理的基础上，对 Flash 存储器耐久性测试方法进行了 研究，设计了一种成本相对较低但可靠性很高的 NOR 型 Flash 耐久性测试与评估系统，该系统基于 FPGA ， 可对待测芯片进行各种可编程的测试图形的耐久性读写测试，可实现长达 100 小时的稳定的可靠性读写实 验，集成了对测试结果的定位、统计与评估，大大降低了测试成本。 关键字：NOR Flash；耐久性测试；低成本 中图分类号：TU411;TU472.5 文献标识码：A 文章编号： 1．引言 1988年Intel公司提出了经典的ETOX结构Flash存储器,现今大部分NOR型Flash新结构都 是从它的基础上发展而来的. 这种结构的Flash利用沟道热电子注入(channel hot electron injection, CHEI)效应进行编程，通过F-N隧穿效应进行擦除。但是由于CHEI效应是通过在存 储单元的漏极和栅极加高压，产生沟道热电子注入到栅氧化层实现的，在长期反复的擦写应 力环境下，存储单元的性能会发生退化。合格的基于浮栅结构的Flash产品要求保证至少10 万次的正确擦写，且所保存的数据至少10年不会挥发。因此对Flash的测试便提出了相应的 要求。 Flash芯片的测试不只包括功能性测试还包括耐久性测试。Flash耐久性测试就是对 Flash芯片进行反复长时间的读、编程、擦写，从而测试Flash的反复擦写和数据保存能力的 可靠性测试。由于存储器的测试成本本身很高，而耐久性测试又是需要长时间反复操作，所 以耐久性测试是Flash测试中最耗时间的测试部分，测试成本也就相应很高。设计一种成本 相对较低的接口灵活的耐久性测试系统，从而取代ATE机台进行耐久性测试，便可以大幅降 低测试成本，因而具有很高的应用价值。 2．故障分析 由于 Flash为非挥发性高压浮栅器件，因此其故障机理与 RAM 的有很大不同，除了一般 的存储单元短路、开路、地址解码器故障等，Flash 还存在其特有的各种单元间干扰故障， 主要包括字线编程干扰、位线编程干扰、字线擦除干扰、位线擦除干扰、读干扰、过擦除等 故障[1]，对这些故障的测试不但要包括功能测试，还要在反复操作的条件下进行耐久性测 试。此外，当擦写次数增加后，栅氧的退化也将带来耐久性失效。对上述各故障和失效的分 类和机理分析如下。 *通讯作者：曾韡，男，教授。E-mail: weizeng@fudan.edu.cn 图 1 Flash 单元干扰故障示意图 2.1 编程干扰(Program Disturbance) 即对某cell编程时由于偏压的作用，改变了其他未被编程的cell的值。编程干扰有两种情 况：行干扰和列干扰。 行干扰指当编程一个cell时，和该cell共栅的cell都被加上同样的偏压。该偏压可能对那 些未编程cell产生Charge gain效应（隧道氧化层漏电），使原来的“1”变成“0 ”，即产生 字线编程干扰；也可能对那些编程过的cell产生Charge loss效应（Poly 间介质漏电），使原来 的“0 ”变成“1”，即产生字线擦除干扰。如图1，当对C11编程时，如果C10为“1”、C12 为“0 ”，则可能C10、C12分别变成“0 ”和“1”。 列干扰指当编程一个cell时，和该cell共漏的cell都被加上同样的偏压。这