具有多等位环高压屏蔽新结构MER-LDMOS耐压分析.pdf

第 27 卷 　第 7 期 半 　导 　体 　学 　报 Vol . 27 　No . 7 2006 年 7 月 C H IN ES E J O U RN AL O F S EM I CON D U C TO RS J uly ,2006 具有多等位环的高压屏蔽新结构 MERLDMOS 耐压分析 陈万军 　张 　波 　李肇基 ( 电子科技大学 IC 设计中心 , 成都 　6 10054) ( ) 摘要 : 提出一种多等位环 multiple equipot ential rings ,M ER 的高压屏蔽新结构 M ERLDMO S ,并解释了该结构 的屏蔽机理 ,通过 2D 器件模拟验证了屏蔽机理的正确性. 讨论了ptop 剂量 、等位环长度 、等位环间距以及氧化层 厚度对 M ERLDMO S 击穿电压的影响. 结果表明 M ERL DMO S 突破常规 LDMO S 高压屏蔽的能力 ,击穿电压较 常规 L DMO S 提高一倍以上 ; 同时 ,该结构具有工艺简单 、工艺容差大 、反向泄漏电流小等优点 ,为高压集成电路中 高压屏蔽的问题提供了一种新的解决方案. 关键词 : 高压互连线 ; 等位环 ; 击穿电压 ; LDMO S EEACC : 2560 ; 2560P 　　　PACC : 7340Q 中图分类号 : TN 386 　　　文献标识码 : A 　　　文章编号 : 02534 177 (2006) 来屏蔽 HV I 的影响 ,提高器件击穿电压. 其屏蔽机 1 　引言 理是通过等位环与硅表面直接相连 ,使等位环电势 与硅表面电势一致 ,从而将 HV I 对硅表面的作用转 ( ) 高压集成电路 H V I C 已经在 电源管理 、马达 移到 SiO2 内,硅表面纵向电场减弱甚至消除 ,提高 控制 、电子整流器等领域取得巨大的进展 , 并将受到 了器件耐压 ,实现了高压屏蔽的目的. 更广泛的关注[ 1～3 ] . H V I C 将高 、低压器件集成在同 一芯片后 , 为实现将低端控制信号传输到高端等功 ( 能, 高 压 互 连 线 hi gh v olt a ge i nt e r c on n ect i o n , ) ( H V I 常常需要跨过高压器件 多为 L D M OS 、L I G ) ( ) B T 或隔离区表面局部区域 如图 1 所示 , 导致电 力线局部集中, 电场急剧增大 , 严重影响器件的击穿 ( ) [ 3～11 ] ( 电压 B V . 为降低 H V I 导致的高电场 即高 ) ( ) [ 3 , 6 , 7 ] 压屏蔽 , 可以采用浮空场板 F P 、偏置多晶硅 [