数电电子钟报告.docVIP

一 数字钟设计原理及组成框图 1.1 工作原理 数字电子钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用振荡器电路构成数字钟。　　数字钟是一个将“?时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。 图1 组成框图 二 数字钟单元电路设计 2.1振荡器电路 振荡器是数字钟的核心，它的作用是产生一个频率标准时间频率信号，然后再由分频器分秒脉冲，因此，振荡器频率的精度与稳定度基本决定了数字电子钟的质量。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器。一般来说，振荡器的频率越高，计时精度越高。这里采用的是555定时器与RC组成的多谐振荡器。下表为555功能表： 输入 输出 Rd’ V11 V12 Vo Td状态 0 X X 低 导通 1 2/3Vcc 1/3Vcc 低 导通 1 2/3Vcc 1/3Vcc 不变 不变 1 2/3Vcc 1/3Vcc 高 截止 1 2/3Vcc 1/3Vcc 高 截止 表一 555功能表 下图为555构成的多谐振荡电路： 图2 555构成的多谐震荡电路 这里设振荡频率f0=1000HZ，根据555的功能表以及其多谐震荡电路： 图3 振荡器电路 2.2分频器电路 分频器的功能主要有两个： （1）产生标准秒脉冲信号 （2）提供功能拓展电路所需要的信号，如仿电台整点报时用的1000HZ的高音频信号和500HZ的低音频信号。 振荡器是使用集成电路定时器555与RC组成的多谐振荡器，振荡频率f0=1000HZ，则选用三片同步十进制计数器74LS160完成上述功能。 图4 十进制计数器74160的分频特性 根据74160分频特性可用三片74160实现千分频，从而得到1Hz信号，并且二分频得到500Hz信号。从第一块74160的QA的到500Hz的信号，从第三块芯片的QC或者QD得到1Hz的信号。电路图如下所示： 图5 分频电路 2.3译码显示电路 译码显示电路是将数字电子钟的计时状态直观清晰的反应出来，被人们的视觉感官所接受。显示器件选用LED七段数码管。在译码显示电路输出信号的驱动下，显示出清晰的、直观的数字符号，并且为保证数码管正常工作提供足够的工作电流。该数字钟的电路设计用到了6个显示数码管。 图6 译码显示电路 2.4时分秒计时电路的设计 （1）秒钟/分钟计时电路的设计 采用同步集成十进制计数器74160和带译码器的七段显示数码管组成的数字钟电路。计数器74160的功能真值表如图7所示。 图7 同步集成十进制计数器74160真值表 根据同步集成十进制计数器74160的真值表，利用两片74160组成的同步六十进制递增计数器如图8所示，其中个位计数器接成十进制形式，十位计数器选择QC与QB做反馈端，经过与非门输出控制清零端（CLR’），接成六进制形式。 个位与十位计数器之间采用同步级联复位方式，将个位计数器的进位输出控制端（RCO）接至十位计数器的容许端（ENT）,完成个位对十位计数器的进位控制。将个位计数器的RCO端和十位计数器的QC与QA经过与门由CO端输出，作为六十进制的进位输出脉冲信号。当计数器的状态为59时，CO端输出高电平，在同步级连方式下，容许高位计数器（分钟的个位计数器）计数。电路创建完成后，进行仿真实验时，利用信号源库中的1HZ方波信号作为计数器的时钟脉冲源。 图8 秒钟/分钟计时电路 由于电子钟的分钟只有在秒钟的显示数码管为59时方会跳一下，因此将秒钟的进位分钟个位计数器的容许端（ENT），再由分钟个位计数器的进位（RCO）以及容许端（ENT）通过与门输入十位计数器的容许端（ENT）。电路图如图9所示。 图9 到分钟的进位电路 （2）时钟电路的设计 利用两片74160同步十进制计数器可以实