FPGA芯片在高速数据采集缓存系统中的应用.pdfVIP

第12卷 第2期 2010年2月 姆霪缔 痢 Vo1．12NO．2 Feb．2010 doi：10．39690．issn．1563-4795．2010．02．010 FPGA芯片在高速数据采集 缓存系统中的应用 孙 杰 ．冯小平 (西安电子科技大学204教研室，陕西 西安 710071) 摘 要 ：给 出了~xFPGA 核心逻辑控制模块的高性能数据采集系统的设计方法，并在Quar— tusII8．0集成环境中进行软件设计和系统仿真 ，最后给 出了新型缓存 系统 中主要功能模块的仿 真 图形。 关键词：FPGA；高速 ；数据采集；缓存 0 引言 统基本架构如图1所示。 图1中的FPGA可用作数字接收机的预处理模 在高速数据采集方面 ，FPGA有单片机和DSP 块 ．该器件集成有PPL倍频 、ADC控制接 口、FI- 无法 比拟的优势 。FPGA的时钟频率高 ，内部时 FO及其管理、SPI接 口、DSP总线接 口、状态和 自 延小 。全部控制逻辑都可由硬件完成 ，而且速度 检模块等。FPGA的内部结构功能框图如图2所示。 快 ，组成形式灵活 ，并可以集成外围控制、译码 和接 口电路 。更最 主要 的是 ，FPGA可 以采用IP 回 内核技术 ，以通过继承 、共享或购买所需的知识 产权 内核提高其开发进度。而利用EDA工具进行 匡 设计 、综合和验证 ，则可加速设计过程 ，降低开 发风险，缩短 了开发周期 ，效率高而且更能适应 图1 系统基 本 架 构 图 市场 。本数据采集系统就是基于FPGA技术设计 图2中的中断产生模块用于产生周期性中断 ， 的多路模拟量 、数字量采集 与处理系统 。FPGA 利用视频包络和100MHz时钟可形成50MHz的 的10端 口多，且可以 自由编程 、支配 、定义其功 DMA同步传送时钟 ，然后通过外部 口DMA方式将 能 ，同时配以venlogHDL语言以及 芯片 自带 的可 采样数据传送~UDSP。ADC控制串行接 口为通用 定制模块 。即可进行软件设计 。FPGA的最大优 三线 串口，SPI总线接 口实际上是一个串并转换 点是可在线编程。此外 ，基于FPGA设计 的数据 器 ，可用于控制本振 。本系统的DSP数据总线为 采集器还可 以方便地进行远程功能扩展 ，以适应 64位宽度，地址为32位。 不同应用场合的需要 。 由于雷达信号接收机中的信号处理量大 ，信 号复杂 。因此 ．通过基于高速大容量FPGA芯片 1 系统基本构架 的实时数据采集系统可以很好的满足对信号预处 理的需要 。 本文所设计 的高速数据采集系统是某雷达信 号处理系统的一部分 ，可用于雷达信号的预处理 2 芯片的选取 以及采集 、缓存 。本系统以高速FPGA为核心逻 辑控制模块 ，并与高速ADC和DSP相连接 。其系 ADC是数据采集系统的核心，其性能指标往