关于DVD应用的RS-PC译码器芯片的设计.pdf

摘 要 本文在研究 RS 码的理论和分析 DVD 标准的基础上 从算法实现 电路结构 流 程控制等角度进行一系列优化 给出了一种基于 DVD 应用的全程流水线纠错纠删 RS-PC 译码器芯片的设计 该 RS-PC 译码器芯片的特点是全程流水线实现 译码速度 快 纠错能力强 可纠错和纠删 控制时序简单 电路实现简洁 面积优化 并有较好 的扩展能力 该芯片可对DVD 数据在存储和读取中引入的错误进行纠错处理 也可作 为IP 核 用于DVD 伺服控制芯片的设计和实现 本文提出的全程流水线处理的纠错纠删 RS-PC 译码器芯片的主要模块包括行 RS(182,172)译码器 列RS (208,192)译码器和数据块缓冲管理器 在RS 译码器的设计中 采用分解的无逆Berlekamp-Massey 算法 降低了设计的复杂度 实现了能够同时纠错和 纠删 采用三级流水线的结构 使RS 译码处理的速度达到每时钟一个符号 采用模块 复用的设计思想实现求解关键方程 达到面积优化和电路规整 在数据块缓冲管理器的 设计中 采用一种基于二维数据重排的访问方式 实现高速高效的DRAM 访问 在RS-PC 译码器芯片的顶层 采用外接 DRAM 的缓冲管理器 通过了专用的行译码器和列译码 器 实现行列译码的两级流水线处理 实现全程流水线处理的RS-PC 译码器 提高了译 码的运算速度 达到RS-PC 译码速度每时钟一个符号 本文在DVD 标准的基础上 定义RS-PC 译码器设计规范 为验证采用的算法和产 生测试数据 设计了RS-PC 编译码器的C 模型 采用Verilog HDL 实现RS-PC 译码器 芯片的电路硬件描述 进行了功能仿真与时序验证 并进行了FPGA 实现 功能仿真与 时序验证的结果表明 该RS-PC 译码芯片的设计满足预期的性能要求 处理速度达到每 时钟译码一个接收符号 在纠错能力上 行纠错能力达到纠正4 个错误或9 个删除 列 纠错能力达到纠正7 个错误或15 个删除 外接100MHz 的SDR DRAM 可实现译码数 据吞吐率40MBytes/s 达到12 DVD 的处理要求 关键词:纠错码 里德-所罗门码 流水线 里德-所罗门乘积码 DVD 纠错纠删 分解的无逆B-M 算法 数据重排 - I - Abstract Based on the theory of Reed-Solomon (RS) Code and the analysis of DVD specifications and improved from algorithm, VLSI architecture and flow controling, a full-process piplined Errors-and- Erasures correcting Reed-Solomon Product-Code (RS-PC) decoders chip for DVD application is presented. It features full-process pipelined, high-speed decoding, high performance correcting, Errors-and-Erasures correcting, simpleness of control timing, succinctness of circuit implementation, erea efficience, and with good extends capacity. It can correct errors-and-erasures introduced in the process of storage and recovery of DVD data and also can be used as an IP core in the design