基于FPGA的RISCCPU设计.pdfVIP

2010年第 1期 大 众 科 技 No．1，2010 f总第 125期) DAZHONGKEJ (CumulativelyNo．125) 基于 FPeA的RISCOPU设计 王海涌 徐 树 (北京航空航天大学宇航学院，北京 100191) 【摘 要】文章介绍了一个 16位RISCCPU核的结构、指令集和工作原理。该RISCCPU采用哈佛结构，使用FPGA片 内ROM 和RAM 分别作为CPU的程序和数据存储器。CPU共有 16条指令，寻址空间位为4K，可以执行算术、逻辑运算， 读写存储器、I／O 口操作 ，并具有中断处理功能。该CPU 系统使用仿真工具ModelSim进行前、后仿真，QuartuslI软件综合、 布局布线，并在AlteraCycloneII和StratixllFPGA上经过验证。 【关键词】RISCCPU；FPGA；指令集；前仿真；后仿真 【中图分类号】TP302 【文献标识码】A 【文章编号11008—1151(2010)01—0033—02 (一)引言 低 12bit为操作数的地址。 精简指令集计算机 RISC (ReducedInstructionSet Computer)是相对 复杂指令集计算机 CISC (Complex InstructionSetComputer)提出的。RISCCPU与 CISCCPU 图2 指令结构 相比，不仅简化了指令系统，而且计算机的结构更加简单、 合理，从而提高CPU的总体性能。 4位指令码共有 l6条指令。分成如下几类： CPU是复杂数字系统的核心部分。设计出简单可靠、资源 1．算术逻辑操作指令 消耗少、功能丰富的CPU核，对于无须使用高性能、昂贵CPU 加 (ADD)、减 (SUB)、逻辑与 (AND)、或 (ORL)、异或 的场合特别适用。通过编写嵌入式软件，可以实现简单、灵 (XOR)、逻辑左移 (SHL)和逻辑右移 (SHR)。其中双操作数 活的任务，满足大多数一般的应用需求。 指令 (ADD、SUB、AND、ORL和 XOR)的一个隐含操作数为累 (二)RISCCPU总体结构 加器 (ACC)，令一个操作数 由指令中的操作数地址指定。单 操作数指令 (SHL和 SHR)的操作数为累加器 (ACC)。 设计的RISCCPU主要有 以下几个部分组成：时钟分频单 2．存储器和 10操作指令 元、程序计数器 (PC)、累加器 (ACC)、算术逻辑运算单元 (ALU)、 加载 (LDA)和存储 (ST0)。加载指令是把存储器或 IO 指令寄存器 (IR)、控制器 (controller)、地址输出、中断 端 口数据加载到累加器中。存储指令把累加器数据写到存储 管理、输入 ／输出寄存器 (PIO)等部分。 器或 10端 口中。 3．控制转移指令 无条件转移 (J~Ⅱ))和条件转移 (SKZ)。无条件转移指令 控制程序跳转到 目的地址开始执行。执行条件转移