第2章 ARM7体系结构-20150304.pptVIP

作业：一篇1000字左右的小论文，谈谈自己对嵌入式系统特别是ARM的认识。下次上课开始时10分钟抽点两名同学讲一讲。 2.6 ARM内部寄存器 ·简介 在ARM处理器内部共有37个用户可访问的寄存器，分别为31个通用32位寄存器和6个状态寄存器。 2.6 ARM内部寄存器 ·在Thumb状态各模式下实际访问的寄存器 Thumb状态寄存器集是ARM状态集的子集，其包括： 1. 8个通用寄存器R0~R7; 2. 程序计数器（PC）; 3. 堆栈指针（SP）; 4. 链接寄存器（LR）； 5. 当前程序状态寄存器（CPSR）。 Thumb寄存器在ARM状态寄存器上的映射 低端寄存器 高端寄存器 1. Thumb状态R0~R7与ARM状态R0~R7相同; 2. Thumb状态SP映射到ARM状态R13; 3. Thumb状态LR映射到ARM状态R14; 4. Thumb状态PC映射到ARM状态R15(PC); 5. Thumb状态CPSR(无SPSR)与ARM状态CPSR相同; 在Thumb状态中，高端寄存器的访问是受到限制的，只有MOV,CMP和ADD指令可以对其访问，可以用于数据的快速暂存。 ·状态切换过程 程序在正常的运行过程中，复位事件产生，导致相同复位。 1. 系统复位，自动切换到ARM状态。 2. 通过BX和BLX指令改变当前处理器模式，使之ARM 状态切换到Thumb状态 3.在Thumb状态下，正常程序执行时产生中断异常。 4.处理器进入中断异常，自动的将模式切换到ARM状态 5.异常处理完毕，返回正常程序，此时处理器自动地将模式切换到Thumb状态。 6.再次通过BX和BLX指令改变当前处理器模式，使之从Thumb状态切换到ARM状态 ARM7体系结构 1.ARM简介 2.ARM7TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 6.ARM内部寄存器 7.当前程序状态寄存器 8.ARM体系的异常9.ARM体系的存储系统 2.7 当前程序状态寄存器 ·简介 ARM内核包含1个CPSR和5个仅供异常处理程序使用的SPSR。 CPSR反映当前处理器的状态，监视和控制所有内部操作。 SPSR程序状态保护寄存器：保护任务在异常发生之前的CPSR的当前值。 ARM7体系结构 1.ARM简介 2.ARM7TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 6.ARM内部寄存器 7.当前程序状态寄存器 8.ARM体系的异常9.ARM体系的存储系统 2.8 ARM体系的异常 ·异常简介 只要正常的程序流被暂时中止，处理器就进入异常模式。例如在用户模式下执行程序时，当外设向处理器内核发出中断请求导致内核从用户模式切换到异常中断模式。 如果同时发生两个或更多异常，那么将按照固定的顺序来处理异常。 2.8 ARM体系的异常 ·异常的进入 程序代码正常运行在用户模式下。 当一个异常导致模式切换时，内核自动的做如下处理： ·将异常处理程序的返回地址（加固定的偏移量）保存到相应异常模式下的LR; ·将CPSR的当前值保存到相应异常模式下的SPSR; 设置CPSR为相应的异常模式； 设置PC为相应异常处理程序的中断入口向量地址，跳转到相应的异常中断处理程序执行； 2.8 ARM体系的异常 ·异常的进入 当一个异常导致模式切换时，内核自动的做如下处理： 将异常处理程序的返回地址（加固定的偏移量）保存到相应异常模式下的LR; 将CPSR的当前值保存到相应异常模式下的SPSR; 设置CPSR为相应的异常模式； 设置PC为相应异常处理程序的中断入口向量地址，跳转到相应的异常中断处理程序执行； 2.8 ARM体系的异常 ·异常的退出 当异常处理程序结束时，异常处理程序必须： 返回到发生异常中断的指令下一条指令处执行，即就是说将LR中的值减去偏移量后移入PC; 将SPSR的值复制回CPSR; 2.8 ARM体系的异常 ·异常的退出 当异常处理程序结束时，异常处理程序必须： 返回到发生异常中断的指令的下一条指令处执行，即就是说将LR中的值减去偏移量后移入PC; 将SPSR的值复制回CPSR; 清零在入口处置位的中断禁止标志。 ARM7体系结构 1.ARM简介 2.ARM7TDMI 3.ARM的模块