chapterMCS单片机的硬件结构及工作原理.ppt

单片机内部结构框图 单片机的基本组成 (1) 运算器 用于实现算术和逻辑运算，包括： ALU（算术和逻辑单元） ACC（累加器） PSW（程序状态字） 寄存器B 暂存器1 暂存器2 (2) 控制器 用于控制单片机程序运行和协调各部件正常工作的“指挥中心”，包括: PC（程序计数器） PC+1计数器 指令寄存器 指令译码器 时序及控制电路 2. 内部数据存储器 内部128字节的RAM(针对MCS-51单片机)； 内部256字节的RAM(针对MCS-52单片机)； 3. 内部程序存储器 用于存放程序和程序中的常量数据。 早期版本的MCS-51无内部程序存储器； 扩展型MCS-51片内包含容量不等(1K~64K)的程序存储器； 内部程序存储器种类包括ROM、EPROM、Flash等。 4. 并行I/O端口 MCS-51单片机有四个8位并行I/O端口P0~P3； 这些端口既可按字节操作也可按位操作； P0口可复用为数据总线和低8位地址总线； P2口可作为地址总线的高8位； P3口为多功能口，可作为串行口、中断输入及计数器的外部输入/输出。 7. 中断控制系统 51单片机内部有5个中断源； 这些中断源可分为2个中断优先级； 8. 时钟电路 51单片机内部振荡电路配合外部晶振或外部输入的时钟信号，可产生时钟脉冲序列，控制CPU内部逻辑电路运行。 所有引脚号均以DIP40封装为例。 1. 电源引脚VCC(40脚)和GND(20脚) VCC：供电，目前有多种供电电压以及一些宽电压范围的单片机（2.7~6V）。最常用的供电电压为+5V GND：地 特别注意：单片机的供电和电源去耦情况对系统能否正常工作至关重要!系统供电必须稳定，不能有过大的纹波及干扰信号串入。 解决方法：在单片机的VCC和GND之间尽量靠近VCC引脚的地方并入2个电容：大电容起续流作用，防止电路电流的变化引起电源电压的较大波动；小电容起滤波作用，滤除串入电路的高频信号。 2. 外接晶振引脚XTAL1和XTAL2 XTAL1(第19脚)：单片机内部晶体振荡电路的反相器的输入端； XTAL2(第18脚)：单片机内部晶体振荡电路的反相器的输出端； 3. 控制信号引脚 (1) RST/VPD 第9脚，输入信号。RST为复位信号输入端。单片机正常工作时RST引脚应保持低电平。 在RST引脚上输入两个机器周期(24个时钟周期)以上的高电平时，单片机将进入并保持复位状态，直到RST信号重回低电平。VPD为内部RAM的备用电源输入端。如果主电源VCC发生断电或电压降到一定值时，可通过VPD为单片机内部RAM提供电源，以保证片内RAM中的信息不丢失。 (3) PSEN 第29脚，输出信号。 外部程序存储器(ROM)的读选通信号。当访问外部ROM时，PSEN产生负脉冲作为外部ROM的选通信号；在访问外部RAM或片内ROM时，不会产生有效的PSEN信号。 PSEN可驱动8个LS TTL负载。 4. 多功能I/O口P0～P3 (1) P0端口(P0.0~P0.7) 第39～32脚，双向信号，多功能端口。 8位漏极开路的双向I/O端口； 在扩展外部总线时，分时作为低8位地址总线和8位双向数据总线。 P0端口可驱动8个LS TTL负载。 (3) P2端口(P2.0~P2.7) 第21～28脚，双向信号，多功能端口。 具有内部上拉电路的8位准双向I/O端口； 在扩展外部总线时，用作高8位地址总线。 可驱动4个LS TTL负载。 P3端口的第二功能 2.3.1 运算器 1. 算术/逻辑运算部件 算术/逻辑运算部件(ALU)的主要功能是实现8位二进制数的加、减、乘、除四则算术运算和与、或、非、异或等逻辑运算，以及循环、清0、置1、加1、减1等基本操作； 单片机的ALU还具备特有的位处理功能，即可以对单独的一位进行置1、清0、取反以及逻辑与、或和位判断转移等操作，特别适合面向测控领域的应用。 2. 累加器A 累加器A是运算、处理时的暂存寄存器，用于提供操作数和存放运算结果。其他如逻辑运算、移位等操作也都要通过累加器A，所以累加器A是运算器中应用最为频繁的寄存器； 累加器A直接与ALU和内部总线相连，一般的信息传送和交换均需通过累加器A； 由于相当多的运算都要通过累加器，这种形式客观上影响了指令的执行效率。 3. 寄存器B 寄存器B是进行乘、除算术运算时的辅助寄存器； 在进行乘法运算时，累加器A和寄存器B分别存放两个相乘的数据，指令执行后，乘积的高位字节存放在B寄存器中，低位字节存放在累加器A中； 在进行除法运算时，被除数存放在累加器A中，除数存放在寄存器B中。指令执行后，商存放在累加器A中，余数存放在寄存器B中； 在不进行乘、除法运算的其他情