第2章 ARM与XScale体系结构-LXN-2007-9-5.pptVIP

李晓宁 lixn@ QQ:746784534 手机课程资源网址：5/embedded05 第二章 ARM与XScale体系结构 嵌入式处理器相关简介 ARM体系结构概览 ARM编程模型 XScale处理器系列 嵌入式处理器相关简介 CISC与RISC的数据通道 CISC的背景和特点 背景: 存储资源紧缺, 强调编译优化 增强指令功能，设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的（微程序）指令系统来实现 为节省存储空间，强调高代码密度，指令格式不固定，指令可长可短，操作数可多可少 寻址方式复杂多样，操作数可来自寄存器，也可来自存储器 采用微程序控制，执行每条指令均需完成一个微指令序列（微程序） CPI ( 每条指令的时钟周期数 ) ５，指令越复杂，CPI越大。 CISC的主要缺点 指令使用频度不均衡。 高频度使用的指令占据了绝大部分的执行时间，扩充的复杂指令往往是低频度指令。 大量复杂指令的控制逻辑不规整，不适于VLSI工艺 VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑实现，而不希望用微程序，因为微程序的使用反而制约了速度提高。(微码的存控速度比CPU慢5-10倍)。 软硬功能分配 复杂指令增加硬件的复杂度，使指令执行周期大大加长，直接访存次数增多，降低了CPU性能。 不利于先进指令级并行技术的采用 流水线技术 RISC基本设计思想 减小CPI: CPUtime=Instr_Count * CPI * Clock_cycle 精简指令集：保留最基本的,去掉复杂、使用频度不高的指令 采用Load/Store结构，有助于减少指令格式，统一存储器访问方式 采用硬接线控制代替微程序控制 RISC:减少指令平均执行周期数 CPUtime= Instr_Count *CPI * Clock_cycle ICRISC IC CISC, 40% CCRISC CCCISC CPIRISC CPICISC ， 20% 超标量、流水线等系统结构， 目标在于减小CPI， 可使CPI1 CPU在同一时刻执行两条或两条以上指令的能力。 冯?诺依曼结构/哈佛结构 嵌入式系统的体系结构可采用冯?诺依曼（Von Neumann）结构或哈佛（Harvard）结构 嵌入式微处理器分类 嵌入式微处理器 嵌入式微处理器有许多不同的体系，即使在同一体系中也可能具有不同的时钟速度和总线数据宽度、集成不同的外部接口和设备。 据不完全统计，目前全世界嵌入式微处理器的品种总量已经超过千种，有几十种嵌入式微处理器体系，主流的体系有ARM、MIPS、PowerPC、SH、 X86等。 ARM体系结构概览 ARM简介 ARM公司简介 ARM简介 ARM公司简介 ARM处理器的特点 ARM处理器的3大特点如下： 小体积、低功耗、成本低、高性能； 16位/32位双指令集； 全球众多的合作伙伴。 当前ARM体系结构的扩充包括： Thumb:16位指令集，用以改善代码密度； DSP：用于DSP应用的算术运算指令集； Jazeller：允许直接执行Java代码的扩充。 ARM处理器系列提供的解决方案包括： 在无线、消费电子和图像应用方面的开放平台； 存储、自动化、工业和网络应用的嵌入式实时系统； 智能卡和SIM卡的安全应用。 ARM处理器本身是32位设计，但也配备16位指令集，以允许软件编码为更短的16位指令。与等价的32代码相比，占用的存储器空间节省高达35%，然而保留了32位系统所有的优势。 ARM还提供了两个前沿特性——嵌入式ICE—RT逻辑和嵌入式跟踪宏核系列，用以辅助带深嵌入式处理器核的、高集成的SOC器件的调试。 ARM业界领先的跟踪解决方案——嵌入式跟踪宏单元（ETM,Embeddeb Trace Macrocell），被设计成驻留在ARM处理器上，用以监控内部总线，并能以该速度无妨碍地跟踪指令和数据的访问。 ARM 微处理器 微处理器核: ARM6, ARM7, ARM9, ARM10, ARM11 扩展: Thumb, DSP, SIMD, Jazelle etc. 其它IP核: UART, GPIO, memory controllers, etc ARM体系结构版本 - 1 Version 1 (obsolete) 基本数据处理 字节,字以及多字 load/store 软件中断 26 bit 地址总线 Version 2 (obsolete) Multiply Multiply-accumulate(集成运算) 支持协处理器 支持线程同步 26 bit 地址总线 ARM体系结构版本 - 2 ARM 体系结构更新 体系结构变化 – 1* THUMB指令集 ( ‘T’) THUMB 指令